探索簡便的組合邏輯電路設計方法

摘要：以往的組合邏輯電路設計方法是通過化簡邏輯表達式，，使其變成最簡與或式即最簡邏輯函數，再通過連接相應的邏輯門電路即可實現所需的邏輯功能，但是這種利用最簡與或式所實現的邏輯電路卻不一定是最簡的邏輯電路，本文針對這種情況提出一種組合邏輯電路設計方法，通過實例的分析證明了這種設計方法實現的邏輯電路比使用最簡邏輯函數實現的邏輯電路更為簡單。

關鍵詞：邏輯函數 公共因子

0 引言

由于電子技術的飛速發展，帶動了很多科技領域的巨變，目前由于集成電路的規模日益增大，每單位面積內集成的電子元件數目也隨之增多，如何用最少的電子元件數目來完成必須的功能是控制集成電路成本的一個重要環節。而這種簡化過程的探索是無止境的。本文目的在于討論出一種設計方法，以便用最少的電子元件數目來組成可以完成必須功能的電路，從而能有效的控制集成電路的成本，這對電路設計、集成電路的制造等方面的影響是無法估計的。

1 一般組合邏輯電路設計方法的分析

一般組合邏輯電路設計通常都是依據最簡邏輯函數來進行的，這種方法簡單明了，容易很快得出邏輯電路圖，例如：有一最簡邏輯式： 由此可以得到邏輯電路圖如圖1所示。

2 簡化后的設計方法分析

通過對上式進一步化簡可以得到邏輯表達式：

由此可以得到邏輯電路圖如圖2所示。

對比兩圖不難發現圖2比圖1所使用的邏輯單元要少了三個門電路，并且圖1是三級輸出，圖2是兩級輸出。對于這樣簡單的邏輯函數都有這樣顯著的變化，那么在更為復雜和龐大的組合電路中他的簡化空間會更為客觀。通過大量例題分析驗證，當化簡后的與或式中包含相同因子時，可以向上例一樣簡化設計結構，為了便于說明，引入兩個概念：覆蓋率和公共因子。

2.1 公共因子：將化簡所得的與或式中提出共有的因子，使其變成公共因子與所剩余項相成積的形式，我們可以用ZM表示。

由于邏輯函數是最簡與或式，則有：

在S中找到M可以使非號減少

2.2 覆蓋率：

對于某最簡與或式：

n對于Y來說就是覆蓋率，可以看到n越小時非門使用的數量越少，并且公共因子的系數越龐大，與門使用的數量就越少，從而使整個電路的性價比提高了。

總之，通過以上例子的分析和比較可以證明邏輯表達式中含有公共因子的項越多，可以簡化合并成與非項的就越多，實現邏輯電路時就會越簡便，簡單電路和復雜電路都遵循此規則。