簡易數字存儲示波器研究

李　白　舒鵬飛　楊靜竹　孟　斌

摘要：基于MCU8051和FPGA的控制平臺，采用實時采樣與等效采樣兩種方式實現了時頻率為10Hz－10MHz的波形數據的實時采樣，存儲與回放。做到垂直靈敏度含1v/div，0.1v/div和2my/div三檔，掃描速度合20ms/div，2uv/div，100ns/div三檔。系統的頻率測量精度達0.001Hz，電壓測量精度達0.05V。自帶100KHz方波信號為系統測頻時鐘與電壓基準源的進行自動校準，此外，還實現了對波形數據的單次觸發存儲與調出功能和AUTO顯示功能。

關鍵詞：數字存儲；示波器；等效采樣；實時采樣

中圖分類號：TP334.5文獻標識碼：A文章編號：1672-3198(2009)12-0300-02

1引言

數字存儲示波器是20世紀70年代初發展起來的一種新型示波器。這種類型的示波器可以方便地實現對模擬信號波形進行長期存儲并能利用機內微處理器系統對存儲的信號做進一步的處理，例如對被測波形的頻率、幅值、前后沿時間、平均值等參數的自動測量以及多種復雜的處理。數字存儲示波器的出現使傳統示波器的功能發生了重大變革。

2數字存儲示波器基本工作原理

數字存儲示波器在信號進入示波器后立刻通過高速A/D轉換器將模擬信號快速采樣、存儲。通過單片機對信號進行處理，得到信號的波形參數，存儲并通過D/A轉換器后可由示波器顯示，從而實現模擬示波器的功能。但相對于模擬示波器，數字示波器測量精度高，還可對信號進行存儲。本系統的原理方框圖如圖1所示：

3系統功能模塊與硬件電路

基于數字示波器的基本原理，可以把整個系統分為頻率測量、采樣保持、觸發方式選擇、位置調節、顯示控制幾個主要的模塊。模擬信號通過信號調理模塊(阻抗變換、程控放大、觸發電路)，將模擬信號的幅值大小調整到高速AD(AD9225)的輸入范圍0V－4V。然后通過AD9225對信號進性采樣。我們采用外部有源晶振作為高速AD的采樣時鐘來控制恒定的采樣率4MHz(晶振的固有振蕩頻率)，在FPGA內部增加波形存儲控制模塊，當滿足觸發條件時FP－GA以下抽樣的方式對AD轉換得到的數據進行存儲，抽樣頻率由可水平分辯率來控制(若為AUTO功能，則與信號的頻率有關)。將抽樣的數據分別存儲到雙口RAM中，在送人行列掃描電路(2片DAC0800)前經過了波形顯示控制模塊，它的作用是對RAM的數據及讀入起始地址的進行處理。從而實現波形在模擬示波器上的左右平移。同時在FPGA內部實現了512點的FFT計算，成功得分析了輸入信號的頻譜。系統的連接框圖如圖2所示：

3.1頻率測量部分

此系統對低頻信號采用測周法，對中高頻信號采用等精度測頻法。測周法，即以待測信號的周期為門限時間T，用計數器記錄在此門限時間T內的高頻標準時鐘脈沖數，從而確定待測信號的頻率。當選定高頻時鐘脈沖而被測信號頻率較低時可以獲得很高的精度，而被測信號頻率過高時由于測量時間不夠會有精度不夠的問題，適用于低頻信號的測量。等精度測頻法，這種方法和測周期法很相似，不同的是測周期法測量時間T為被測信號的一個周期，而等精度測量法的測量時間T是由人為設定和被測信號共同決定的。即在人為設定的時間內，閘門的開啟和閉合由被測信號的上升沿來控制，計數器真正開始計數的時刻不是預置閘門的開始時刻，而是預置閘門打開后被測信號的第一個上升沿到來的時刻；同樣閘門的關不時刻不是預置閘門的結束時刻，而是預置閘門關閉后被測信號的第一個上升沿到來的時刻，這種計數方法叫做相關計數法。最后根據計數結果、標準時鐘頻率和被測信號上升沿個數就可以精確得到被測信號的頻率。

3.2采樣部分

采用等差距采樣實現信號采集。以信號的某相位點為觸發，用一足夠快的脈沖作為計數脈沖(該脈沖可由低頻脈沖經過鎖相環倍頻得到)，每次FPGA內部控制器被觸發后，計數器清零，同時開始對高頻脈沖進行計數，每次計到一定的脈沖數，開始采樣。而每一次計到的脈沖數為一等差數列，從而采到波形數據中的各相位點。由于每次采樣都由被測信號觸發，該方案采樣點的位置嚴格可控，難點在于要求對軟件控制時序嚴格控制。

4系統指標測試

給儀器一個有效值為2V，不同頻率的正弦波信號，測得系統的水平分辨率如表1。給儀器一個頻率為10K的正弦波信號，測量系統垂直分辨率如表2。由測量數據可知頻率精度完全達到要求。

5結語

采用上述方法設計的數字存儲示波器，以51單片機為核心，充分發揮了FPGA的高速和穩定性。通過軟硬件的結合實現了數字存儲示波器的設計，系統功能完善，穩定性高，方便控制，滿足了工程需要。