楊靜竹,熊 迪,瞿 濤
YANG Jing-zhu, XIONG Di, QU Tao
(武漢大學(xué) 電子信息學(xué)院,武漢 430079)
基于DSP的嵌入式實(shí)時數(shù)字信號分析系統(tǒng)
The embedded real-time digital signal analysis system based on DSP
楊靜竹,熊 迪,瞿 濤
YANG Jing-zhu, XIONG Di, QU Tao
(武漢大學(xué) 電子信息學(xué)院,武漢 430079)
嵌入式實(shí)時數(shù)字信號分析系統(tǒng)根據(jù)離散時間傅里葉變換原理,針對實(shí)時數(shù)字信號進(jìn)行測量和分析。系統(tǒng)以TI公司的嵌入式DSP處理器TMS320F2812為控制核心,Altera公司的現(xiàn)場可編程邏輯器件(FPGA)EP2C35F672C8為處理核心,由信號調(diào)理電路,帶通濾波器,模數(shù)轉(zhuǎn)換器(A/D)等電路組成。其中,信號調(diào)理電路由高精度運(yùn)放搭建,模數(shù)轉(zhuǎn)換器采用TI公司的立體聲音頻編碼解碼芯片PCM3010,數(shù)字信號的采集,計算由DSP完成。整個系統(tǒng)的輸入信號峰峰值范圍為10μV~20V,可以測量并顯示人類在20Hz~20kHz全頻段聽力范圍的頻譜,功率譜,周期性等參數(shù),功能強(qiáng)大,成本低廉。
FFT;語音信號;功率;周期性
隨著國民經(jīng)濟(jì)的不斷發(fā)展,音頻信號的分析和處理技術(shù)被廣泛的運(yùn)用于生活的各個角落,在科學(xué)研究和市場應(yīng)用方面,對于語音信號的處理精度要求越來越高,功能要求越來越多。目前,大多數(shù)音頻信號處理儀不但體積大而且價格貴,在一些特殊方面難以普及使用,而嵌入式系統(tǒng)分析儀具有小巧可靠的特點(diǎn),所以開發(fā)基于DSP的嵌入式音頻分析儀具有很好的現(xiàn)實(shí)意義,用有廣闊的市場空間。
本音頻信號分析系統(tǒng)由阻抗變換電路、程控放大電路A、B、C、D,模擬通道、帶通濾波器、真有效值檢波電路,頻率測量電路、A/D、DSP及FPGA組成,總體框圖如圖1所示。系統(tǒng)在工作時,輸入信號先經(jīng)過阻抗變換電路,由4條程控放大支路對信號進(jìn)行不同倍數(shù)的放大,DSP通過模擬通道選擇合適的放大信號,送入20Hz~10KHz的帶通濾波器濾波,再由真有效值檢波電路,頻率測量電路分別測出信號有效值,頻率;同時控制A/D對信號采樣,采樣數(shù)據(jù)存入EP2C35F672C8的片上RAM中,由TMS320F2812讀取采集的數(shù)據(jù),首先算出信號頻譜,再根據(jù)信號功率的定義算出功率譜,以及周期性,失真度等參數(shù),最后將信號的頻譜等參數(shù)在LCD上顯示[1]。

圖1 系統(tǒng)框圖
程控放大電路將不同幅度的輸入信號進(jìn)行處理,使之成為適合A/D采樣的信號。后級A/D采用TI公司的PCM3010,其最大輸入電壓為3Vp-p;實(shí)際測量中,PCM3010在輸入信號峰峰值在25mV~2.5V的范圍內(nèi)效果最好,綜上,我們將程控放大電路分為4條放大支路,其具體的信號輸入幅度與增益的關(guān)系如表1所示。

表1 輸入信號與增益倍數(shù)關(guān)系
模數(shù)轉(zhuǎn)換器采用TI公司的立體聲音頻編碼解碼芯片PCM3010,它的輸入電壓范圍為3Vp-p,內(nèi)部有一個最高采樣率為96kHz的24-Bit A/D,且片上集成了一個截止頻率為0.84Hz的高通濾波器(fs=44.1kHz)。我們使用其中一個聲道對信號采樣,經(jīng)測試,PCM3010在25mV~2.5V內(nèi)采樣效果最好,精度很高。其原理圖如圖2所示。

圖2 模數(shù)轉(zhuǎn)換器原理圖
TMS320C2000 系列是美國 TI公司推出的最佳測控應(yīng)用的定點(diǎn) DSP 芯片,而TMS320F2812 系列是 TI 公司最新推出的 DSP 芯片,是目前國際市場上最先進(jìn)、功能最強(qiáng)大的 32 位定點(diǎn) DSP 芯片。它既具有數(shù)字信號處理能力,又具有強(qiáng)大的事件管理能力和嵌入式控制功能,特別適用于有大批量數(shù)據(jù)處理的測控場合,如電力電子技術(shù)應(yīng)用、智能化儀器儀表及電機(jī)、馬達(dá)伺服控制系統(tǒng)等。本系統(tǒng)的算法主要在該芯片上實(shí)現(xiàn)[2]。
FPGA采用Altera公司的Cyclone II系列的EP2C35F672C8, Cyclone II FPGA從根本上針對低成本進(jìn)行設(shè)計,并以低于ASIC的成本實(shí)現(xiàn)了高性能和低功耗。Cyclone II 器件提供針對各種用戶定制的FPGA特性,其密度分布范圍廣,含有豐富的存儲器和嵌入式乘法器,并提供多種封裝選擇。Cyclone II 器件還支持常見的各種外部存儲器接口和I/O協(xié)議,綜上,EP2C35F672C8很適合本系統(tǒng)的設(shè)計[3]。
設(shè)v(t)為信號的瞬時電壓值,在[0,t]時間內(nèi),阻抗R上消耗的能量:

若A/D以采樣率fs抽樣電壓值,每兩次采樣值之間的時間間隔為:

在N?t的時間內(nèi),總能量:

根據(jù)帕斯瓦爾定理:



式中Po為總功率,Pk為序列基波頻率的功率。在實(shí)際測量中,信號總功率測量可以由AD637真有效值檢波電路實(shí)現(xiàn),基波頻率的功率可以通過FFT求出,再代入公式就得到失真度[4]。
相關(guān)函數(shù)可以用來測定信號間的相似性,周期信號的自相關(guān)函數(shù)也是周期信號,而且周期與原信號相同。如果兩個信號完全不同,相關(guān)函數(shù)接近于零;如果兩個信號波形相同,就會在超前或滯后一個周期處出現(xiàn)峰值,即呈現(xiàn)周期性。所以在本系統(tǒng)中,判斷序列的周期性可以轉(zhuǎn)換為判斷序列的相關(guān)性。
若有一采樣序列{y(n)},設(shè)其周期為N,現(xiàn)從中抽取兩段M點(diǎn)的樣本序列{x(m)}和{x(m+i)},其相關(guān)函數(shù)r[i]為:

當(dāng)i=0時,序列r[i]取得最大值r[0],即序列{x(m)}的自相關(guān)函數(shù);若當(dāng)i=i0時,r[i0]=r[0],則可以認(rèn)為序列{y(n)}為周期序列,且周期為i0;若當(dāng)i≠0時,r[i]≠r[0],則可認(rèn)為序列{y(n)}為非周期序列。實(shí)際計算中,周期信號數(shù)據(jù)受到干擾產(chǎn)生失真,計算出的周期可能是該信號最小周期的整數(shù)倍。
聯(lián)想電腦:AMD Triple-Core Processor 2.10GHz CPU,1.87GB內(nèi)存
60M數(shù)字存儲示波器:型號Tektronix TDS 1002
數(shù)字信號源:型號Agilent 33120A;SG1040數(shù)字信號發(fā)生器
萬用表:型號FLUKE17B
輸入信號為1VP-P,頻率為1kHz時頻譜如圖3所示。失真度為η=0.065%,周期性t=1.002ms。

圖3 1kHz時的信號頻譜
基于DSP的嵌入式實(shí)時數(shù)字信號分析系統(tǒng)通過DSP與FPGA結(jié)合的方式,能夠?qū)?shí)時的數(shù)字信號進(jìn)行測量,并計算出頻譜,周期性等相關(guān)參數(shù),測量精度高,效果好。并且利用嵌入式設(shè)備所具有的優(yōu)點(diǎn),使設(shè)備便于攜帶,適用于各種科研及工業(yè)操作現(xiàn)場。該系統(tǒng)在數(shù)字信號處理領(lǐng)域具有廣泛的應(yīng)用前景和市場空間。
[1] 黃根春.電子設(shè)計教程[M].北京:電子工業(yè)出版社,2007.
[2] 蘇奎峰.TMS320F2812原理與開發(fā)[M].北京:北京航空航天大學(xué)出版社,2008.
[3] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程[M].北京:北京航空航天大學(xué)出版社,2006.
[4] 易克初,田斌,付強(qiáng).語音信號處理[M]..北京:國防工業(yè)出版社,2008.
TH166
A
1009-0134(2010)10(上)-0097-03
10.3969/j.issn.1009-0134.2010.10(上).31
2010-02-03
楊靜竹(1988 -),女,湖南花垣人,本科在讀,研究方向?yàn)殡娮有畔⒐こ填悺?/p>