基于CPLD的PWM發(fā)生器設(shè)計(jì)

耿偉松，于海東

（揚(yáng)州大學(xué) 能源與動(dòng)力工程學(xué)院，揚(yáng)州 225009）

基于CPLD的PWM發(fā)生器設(shè)計(jì)

耿偉松，于海東

（揚(yáng)州大學(xué) 能源與動(dòng)力工程學(xué)院，揚(yáng)州 225009）

0 引 言

自從全控型電力電子器件問世以后，就出現(xiàn)了采用脈沖寬度調(diào)制的高頻開關(guān)控制方式，形成了直流PWM調(diào)速系統(tǒng)[1]。脈寬調(diào)制變換器的作用是：用脈沖寬度調(diào)制的方法，把恒定的直流電源電壓調(diào)制成頻率一定、寬度可變的脈沖電壓序列，從而改變平均輸出電壓的大小，以調(diào)節(jié)電機(jī)轉(zhuǎn)速。

PWM變換器電路有多種形式，可分為可逆和不可逆兩大類。其中可逆PWM變換器主電路有多種形式，最常用的是橋式（H形）電路。橋式變換器在許多動(dòng)力系統(tǒng)中得到了廣泛的應(yīng)用（如直流驅(qū)動(dòng)，直流-交流逆變器，開關(guān)電源等等）。

1 PWM發(fā)生器的設(shè)計(jì)

橋式變換器應(yīng)用在直流電機(jī)調(diào)速系統(tǒng)中的主要電路結(jié)構(gòu)如圖1所示，開關(guān)控制基本上采用PWM技術(shù)。

圖1 橋式變換器原理圖

PWM信號(hào)發(fā)生器一般是通過模擬電路或者是基于微處理器的軟件控制技術(shù)來實(shí)現(xiàn)，但隨著高速開關(guān)器件的涌現(xiàn)，對(duì)于復(fù)雜的調(diào)制技術(shù)，即使采用最先進(jìn)的DSP（數(shù)字信號(hào)處理器）也很難實(shí)現(xiàn)。

隨著超大規(guī)模集成電路的集成度和工藝水平的不斷提高，專用集成電路ASIC的設(shè)計(jì)成本在不斷降低。CPLD/FPGA是實(shí)現(xiàn)ASIC的主流器件，它們具有極大的靈活性和通用性，工作速度快，開發(fā)效率高，成本低，可靠性好。近年來，CPLD在電機(jī)控制系統(tǒng)中的應(yīng)用收到了系統(tǒng)設(shè)計(jì)人員越來越多的重視。用CPLD來設(shè)計(jì)PWM發(fā)生器將會(huì)簡化控制系統(tǒng)的硬件和軟件設(shè)計(jì)，獲得更高的開關(guān)頻率，減少微處理器的計(jì)算工作量。

VHDL具有與具體硬件電路無關(guān)和與設(shè)計(jì)平臺(tái)無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結(jié)構(gòu)化設(shè)計(jì)方面表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力[2]，因此本文選用VHDL語言進(jìn)行編程，用一片CPLD設(shè)計(jì)了PWM發(fā)生器。

由于橋式PWM變換器的工作狀態(tài)是確定的，所以采用狀態(tài)機(jī)方式來編程[3]也是情有可原，雖然只有六個(gè)狀態(tài)，但其程序?qū)崿F(xiàn)起來是很復(fù)雜的。用數(shù)字比較器代替模擬比較器、用線性計(jì)數(shù)器代替鋸齒波發(fā)生器來產(chǎn)生PWM信號(hào)[4,5]的設(shè)計(jì)方法也很繁瑣。在分析了橋式PWM變換器工作原理的基礎(chǔ)上，本文采用了一種巧妙的方法來設(shè)計(jì)，其原理簡單，程序容易實(shí)現(xiàn)。

圖2 PWM發(fā)生器端口圖

圖2為所設(shè)計(jì)的PWM發(fā)生器端口圖，各引腳主要功能如下：

R E S E T：復(fù)位信號(hào)，輸入，高電平有效，復(fù)位后發(fā)生器處于初始狀態(tài)。

CLK：時(shí)鐘信號(hào)，輸入，用來接收外部時(shí)鐘電路產(chǎn)生的信號(hào)。

WR：寫信號(hào)，輸入，低電平有效。若其有效，則裝入計(jì)數(shù)器初值。

EN：使能信號(hào)，輸入，高電平有效。若其有效，則計(jì)數(shù)器開始計(jì)數(shù)。

PWMH：輸出信號(hào)，控制圖1中的開關(guān)S1和S4。若PWMH=’1’，則開關(guān)閉合，否則斷開。

PWML：輸出信號(hào)，控制圖1中的開關(guān)S2和S3。若PWML=’1’，則開關(guān)閉合，否則斷開。

HCNT：HCNT計(jì)數(shù)器的數(shù)據(jù)輸入端口，寬度3位。其初值的大小決定PWMH信號(hào)的作用時(shí)間。

LCNT：LCNT計(jì)數(shù)器的數(shù)據(jù)輸入端口，寬度3位。其初值的大小決定PWML信號(hào)的作用時(shí)間。

DCNT：DCNT計(jì)數(shù)器的數(shù)據(jù)輸入端口，寬度2位。其初值的大小決定死區(qū)的持續(xù)時(shí)間。為避免圖1中處于同一個(gè)橋臂的兩個(gè)開關(guān)S1、S3或者S2、S4的同時(shí)導(dǎo)通所引起的短路，特設(shè)置此間隔時(shí)間。

若該P(yáng)WM信號(hào)發(fā)生器應(yīng)用在基于微處理器的電機(jī)控制系統(tǒng)中，則HCNT、LCNT、DCNT等三個(gè)數(shù)據(jù)端口共8位與微處理器的數(shù)據(jù)總線連接。三個(gè)端口的寬度可根據(jù)實(shí)際應(yīng)用靈活修改。三個(gè)計(jì)數(shù)器均為減法計(jì)數(shù)器。

圖3是PWM發(fā)生器的設(shè)計(jì)流程圖，VHDL源程序清單如下：

圖3 PWM發(fā)生器設(shè)計(jì)流程圖

上述程序在ALTERA公司的MAX+plus II 10.2環(huán)境下編譯通過，適配的CPLD器件為ALTERA公司的EPM7032LC44-6，仿真結(jié)果如圖4所示。圖4中對(duì)2組計(jì)數(shù)初值進(jìn)行了仿真，第1組中HCNT、LCHT、DCHT的計(jì)數(shù)值分別為7、2、1，則PWMH、PWML的作用時(shí)間為7個(gè)和2個(gè)時(shí)鐘周期，結(jié)合圖1可知電機(jī)上獲得的平均電壓為正值，電機(jī)正轉(zhuǎn)；第2組中HCNT、LCHT、DCHT的計(jì)數(shù)值分別為2、7、1，則PWMH、PWML的作用時(shí)間為2個(gè)和7個(gè)時(shí)鐘周期，可知電機(jī)上獲得的平均電壓為負(fù)值，電機(jī)反轉(zhuǎn)。一個(gè)PWM開關(guān)周期是7+2+1+1=11個(gè)時(shí)鐘周期。改變HCNT和LCNT的計(jì)數(shù)初值，則可改變施加在電機(jī)上的平均電壓及極性，從而實(shí)現(xiàn)電機(jī)的調(diào)速和可逆運(yùn)轉(zhuǎn)。由此可看出本文的設(shè)計(jì)是正確的。

圖4 仿真波形圖

2 結(jié)論

由于CPLD的I/O引腳多、規(guī)模大、支持重復(fù)擦寫，因此只要在此基礎(chǔ)上修改完善即可實(shí)現(xiàn)不同功能的PWM發(fā)生器，本文所采用的設(shè)計(jì)方法也適用于交流電機(jī)調(diào)速系統(tǒng)中SVPWM發(fā)生器的設(shè)計(jì)。本文所設(shè)計(jì)的PWM發(fā)生器很容易與微處理器連接，這種基于CPLD的設(shè)計(jì)方法，可使得電機(jī)控制系統(tǒng)的外圍電路變得非常簡潔，系統(tǒng)的可靠性和性能大大提高。

在近期內(nèi)，微處理器與CPLD/FPGA 仍有很強(qiáng)的互補(bǔ)性[6]，但從長遠(yuǎn)來看，在大部分的電子設(shè)計(jì)領(lǐng)域，微處理器、A/D、D/A 和RAM 等必將以各種軟硬核的形式統(tǒng)一于CPLD/FPGA 中，片上系統(tǒng)SoC已成為電子設(shè)計(jì)的趨勢。目前廣泛應(yīng)用的基于微處理器的電機(jī)控制系統(tǒng)今后可采用全硬件來實(shí)現(xiàn)，從而克服微處理器速度慢、復(fù)位慢，且不可靠，程序易“跑飛”等致命弱點(diǎn)。

[1]陳伯時(shí).電力拖動(dòng)自動(dòng)控制系統(tǒng)－運(yùn)動(dòng)控制系統(tǒng)(第3版)[M].北京:機(jī)械工業(yè)出版社,2003.

[2]潘松,黃繼業(yè).EDA技術(shù)實(shí)用教程(第3版)[M].北京:科學(xué)出版社,2006.

[3]Alexander Arbit,Dan Pritzker,Alon Kuperman,and Raul Rabinnovici.A DSP-Controlled PWM Generator using Field Programmable Gate Array[C].Proc. IEEE Convention of Electrical and Electronics Engineers, 2004:325-328.

[4]馮小平,張林,趙煥軍.一種基于CPLD實(shí)現(xiàn)的數(shù)字化PWM波形產(chǎn)生器[J]. 現(xiàn)代電子技術(shù),2003(3):71-72.

[5]鐵勇,郭改枝,李媛,等.基于CPLD控制的直流電機(jī)PWM控制器的設(shè)計(jì)[J].內(nèi)蒙古大學(xué)學(xué)報(bào)(自然科學(xué)版),2006(6):667-671.

[6]陳祥濤,張前進(jìn).基于單片機(jī)與CPLD的步進(jìn)電機(jī)PWM驅(qū)動(dòng)技術(shù)[J].現(xiàn)代電子技術(shù),2008,31(5):113-115.

A PWM generator designed with CPLD

GENG Wei-song, YU Hai-dong

H形橋式變換器在多種動(dòng)力系統(tǒng)中有著廣泛的應(yīng)用。在電機(jī)控制中，H橋中開關(guān)的控制一般采用PWM控制技術(shù)。采用VHDL硬件描述語言設(shè)計(jì)了基于CPLD的PWM發(fā)生器，并使用Max+PlusⅡ進(jìn)行仿真驗(yàn)證，仿真結(jié)果驗(yàn)證了設(shè)計(jì)的正確性。設(shè)計(jì)中采用了一種巧妙的方法來實(shí)現(xiàn)，其原理簡單。基于CPLD的PWM發(fā)生器將會(huì)簡化控制系統(tǒng)的硬件和軟件設(shè)計(jì)，獲得更高的開關(guān)頻率，其應(yīng)用這將大大簡化直流電機(jī)控制系統(tǒng)的設(shè)計(jì)并且改善系統(tǒng)的控制性能。

H橋；PWM發(fā)生器；CPLD；VHDL；Max+ Plus Ⅱ

耿偉松（1990－），男，江蘇連云港人，本科在讀，研究方向?yàn)殡姎夤こ碳白詣?dòng)化。

TM383.6

B

1009-0134(2010)06-0151-03

10.3969/j.issn.1009-0134.2010.06.50

2010-03-24