原子層沉積技術發展現狀

(本刊編輯部)

隨著半導體工藝技術持續推進，芯片尺寸及線寬的不斷縮小、功能的提升成為半導體制造業者技術的關鍵，其中對于薄膜工藝的厚度均勻性及質量的要求日漸升高。傳統的CVD沉積技術，已很難有效地精確控制薄膜特性及滿足日益嚴苛的工藝技術要求。

原子層沉積技術 (Atomic Layer Deposition；ALD)，最初稱為原子層外延(Atomic Layer Epitaxy，ALE)，也稱為原子層化學氣相沉積 (Atomic Layer Chem ical Vapor Deposition，ALCVD)。它是利用反應氣體與基板之間的氣－固相反應，來完成工藝的需求，由于可完成精度較高的工藝，因此被視為先進半導體工藝技術的發展關鍵環節之一。

原子層沉積最初是在20世紀70年代由芬蘭科學家提出并用于多晶熒光材料ZnS:Mn以及非晶Al2O3絕緣膜的研制，這些材料是用于平板顯示器。這主要是由于微電子和深亞微米芯片技術的發展要求器件和材料的尺寸不斷降低，而器件中的高寬比不斷增加，這樣所使用材料的厚度降低至幾個納米數量級。因此原子層沉積技術的優勢就體現出來，如單原子層逐次沉積，沉積層極均勻的厚度和優異的一致性等就體現出來。

1 原子層沉積原理

原子層沉積是一種可以將物質以單原子膜形式一層一層的鍍在基底表面的方法。原子層沉積與普通的化學沉積有相似之處。但在原子層沉積過程中，新一層原子膜的化學反應是直接與之前一層相關聯的，這種方式使每次反應只沉積一層原子。

原子層淀積(ALD)是超越CVD的技術，它是當需要精確控制沉積厚度、臺階覆蓋和保形性時應選用的新技術。在ALD進行薄膜生長時，將適當的前驅反應氣體以脈沖方式通入反應器中，隨后再通入惰性氣體進行清洗，對隨后的每一沉積層都重復這樣的程序。ALD沉積的關鍵要素是它在沉積過程中具有自限制特性，能在非常寬的工藝窗口中一個單層、一個單層地重復生長，所生長的薄膜沒有針孔、均勻、且對薄膜圖形的保形性極好。

原子層沉積是通過將氣相前驅體脈沖交替地通入反應器并在沉積基體上化學吸附并反應，形成沉積膜的一種方法。當前軀體達到沉積基體表面，它們會在其表面化學吸附并發生表面反應。在前驅體脈沖之間需要用惰性氣體對原子層沉積反應器進行清洗。由此可知沉積反應前驅體物質能否在被沉積材料表面化學吸附是實現原子層沉積的關鍵。氣相物質在基體材料的表面吸附特征可以看出，任何氣相物質在材料表面都可以進行物理吸附，但是要實現在材料表面的化學吸附必須具有一定的活化能，因此能否實現原子層沉積，選擇合適的反應前驅體物質是很重要的。

ALD技術對化學前驅物的要求與適用于CVD的那些材料不同。ALD工藝與襯底表面前驅物的化學性質關系極大。特別是為了獲得好的粘附性和形貌必須有較高的反應性，不過在淀積單原子層過程中要阻止再進入反應位置的真正自約束生長。對于化合物(如金屬氧化物或金屬氮化物)的淀積，要求金屬源和氧化/氮化化合物的選擇與工藝條件(主要是輸運/生長溫度)和所涉及的二個或二個以上的化學物間的相互作用特別匹配。控制這些規范就能開發提供最佳性能的真正有自約束狀態的ALD 工藝(見圖1)。

圖1 自約束和非自約束狀態時的理論生長速度

原子層沉積是一種可以將物質以單原子膜形式一層一層地鍍在基底表面的方法。原子層沉積與普通的化學沉積有相似之處。但在原子層沉積過程中，新一層原子膜的化學反應是直接與之前一層相關聯的，這種方式使每次反應只沉積一層原子。由于沉積的每一周期有自約束性，因此對于超薄層生長的控制要好得多。ALD是在低于350℃的溫度下進行的，而CVD要求的溫度高于600℃，這就減少了能集成更復雜材料且又不產生交叉污染或內擴散的熱沉積工藝。

原子層沉積工藝中，通過在一個加熱反應器中的襯底上連續引入至少兩種氣相前驅體物種，化學吸附的過程達到表面飽和時自動終止，適當的過程溫度阻礙了分子在表面的物理吸附。一個基本的原子層沉積循環包括4個步驟：脈沖A，清洗A，脈沖B和清洗B。沉積循環不斷重復直至獲得所需的薄膜厚度，是制作納米結構從而形成納米器件的最佳技術。

ALD的優點：

●可以通過控制反應周期數簡單精確地控制薄膜的厚度，形成達到原子層厚度精度的薄膜；

●不需要控制反應物流量的均一性；

●前驅體是飽和化學吸附，保證生成大面積均勻性的薄膜；

●可生成極好的三維保形性化學計量薄膜，作為臺階覆蓋和納米孔材料的涂層；

●可以沉積多組份納米薄層和混合氧化物；

●薄膜生長可在低溫(室溫到400℃)下進行；

●可廣泛適用于各種形狀的襯底。原子層沉積生長的金屬氧化物薄膜用于柵極電介質、電致發光顯示器絕緣體、電容器電介質和MEMS器件，而生長的金屬氮化物薄膜適合于擴散勢壘。

2 新一代邏輯組件所面臨的課題

傳統以來，邏輯組件的微縮是將關鍵的閘極氧化層以降低厚度的方式達成最佳化的目的，然而當工藝進入納米節點后，由于傳統的二氧化硅已無法再通過持續降低厚度達到良好的通道控制能力，其過高的漏電流將使得尺寸向下縮小變得無以為繼，雖然目前有使用氮化二氧化硅(SiON)的方案，然而有限的介電系數并無法有效延展邏輯組件的世代演進，目前各大邏輯組件制造廠皆嘗試著不同的幾個方向來達成組件特性的改善，例如：加入局部或全面的應變結構，通過應變力改變通道中硅晶格常數來提升載子傳輸速度，以提升組件效能。然而單靠應變技術可能依然無法持續達成45 nm或32 nm以下所期盼的組件效能。導入高介電常數介電質及穩定的功函數金屬閘極由于帶電載子可通過穿隧效應穿透介電質而形成漏電流，導入高介電常數介電質取代傳統SiO2或SiON成為可行的方案之一，以求降低漏電流并達成等效電容以控制通道開關。由于費米能級的釘扎(效應)，不穩定的熱性質，復晶硅閘極空閥，及硼擴散等問題，必須使用適當的雙功函數金屬來取代傳統復晶硅，以作為匹配高介電常數介電質的控制電極。雙功函數金屬電極一則與NMOS搭配，一則與PMOS搭配，這使得相關的組件整合技術及工藝控制更為復雜，各材料的厚度及成分控制要求則更為嚴苛。3D立體鰭狀結構晶體管:由于二維結構晶體管于32 nm節點以下的短信道效應，使得臨界電壓下降，并且無法有效控制通道開關。由三維立體的組件結構取代二維結構，通過增加的一維空間來改善驅動電流及取得較佳的臨界電壓控制，如此，閘極及金屬電極包覆在微小的鰭狀信道結構上，可讓組件得到較佳控制，且可以有效被微縮。

2.1 高深寬比結構形貌

ALD在獲得極佳的均勻平面薄膜的同時，它還具有另一顯著的特征，該沉積工藝對3D和具有高深寬比(HAR)結構形貌有著良好的保形性。為了充分利用這一特征優勢，ALD系統需要有一個良好的真空反應腔，能使用戶具有所需的靈活性以使樣品在反應氣體中具有適度的暴露時間。這樣脈沖式通入少量的前驅反應氣體并在反應腔中停留較長的時間，可增加樣品在生長化學氣氛中的暴露時間，這是在具有復雜幾何形狀和高深寬比結構的樣品上沉積具有良好保形性薄膜的關鍵。

2.2 高介電常數閘極介電層的運用

半導體器件制造正在趨向于采用k值愈來愈高的高k材料和能與它們相集成的阻擋層/接觸層。根據ITRS，未來5～10年這些新型阻擋層/接觸層會廣泛采用。為Al2O3開發的技術已經向HfO2前進，并直指ZnO2等。但是這些新材料的壽命不會像過去的常規產品那么長。研究人員已經在研究超高k系材料，要求新化學材料和工藝能制造包含氧化鈦、稀土氧化物和鋇鍶鈦酸鹽的電容器和晶體管。

在器件制造工藝中廣泛將ALD用于高k、新電極材料、金屬前介質和其它介質層 (如氧化硅等)，這要求正確的化學材料組合。器件越來越小而提供的性能和功能則更強，化學材料仍在電子學革命中起著中堅作用，勢頭不減。隨著各個公司期望分擔R&D中的開發成本和推進創新解決方案，整個供應鏈合作程度將會持續提高。此外，對COO的關注將在電子工業中的作用越來越重要，未來只會強化。在新的方式中存在大量機會，愈來愈受關注的多學科合作及化學材料是持續推動創新的關鍵。

介電常數越高的介電層越能以較厚的厚度取得等效電容，可有效解決漏電流的問題。然而，并非越高介電常數的介電質越適合于邏輯組件的使用。通常，材料的熱穩定性為考慮的重點之一，如何通過多重熱預算(Thermal Budget)依然維持穩定的高介電常數，并保持理想的非結晶結構，以確保低漏電流的特性，目前研究最多的材料為HfO2、HfSiO、HfSiON、HfZrO、DyScO、Lao等。傳統的整合工藝會在形成閘極后經過源極/汲極超淺界面活化回火(USJanneal,RTA,>1 000℃)。如此嚴苛的熱預算環境，迫使大部分的高介電常數介電質皆有可能結晶而使漏電流大增，可能的解決方案為：耐高溫的高介電材料開發：例如 HfSiO、HfSiON、DyScO、Lao。此法須搭配可忍受高溫的雙功函數電極工藝，其工藝整合流程較為簡單，但材料的選取及沉積方法皆需面對較多的挑戰，尤其是在材料的選擇及薄膜成分的調整上，工程師必須面對的是上百種可能的材料以及各種材料間組合。開發變更程序的后閘極(Gate last,ReplacementGate)工藝：將傳統前閘極(Gate First)工藝取代為后閘極，以避開高溫熱預算，材料的選擇上雖然限制較寬，然而工藝整合相對復雜，由于介電材料可能沉積在間隙壁所定義出來的閘極區間內，其尺寸已進入納米等級，且深寬比可為3~5。

3 原子氣相沉積技術(Atomic Vapor De position，AVD)

一直以來，原子層沉積即被視為下一代組件工藝的明星技術，在一些高深寬比的溝槽或堆棧電容的量產上，由于其優異的階梯覆蓋及相對較低的熱預算，的確提供世代演進的驅動力，然而其過低的沉積速率卻成為量產時程上最大的障礙。此外，由于原子層厚度的控制來自于相對低溫下的自我限制(self-limited)現象，使得可適用于此溫度范圍的先驅物相對較少，對于研發人員在材料的多方嘗試上出現相當多的局限性。有鑒于此，如何在確保原子層沉積的分辨率(atomic layer resolution)，并提供符合量產的沉積速率及適合研發的多樣性選擇，以降低生產及研發成本，即成為次世代薄膜沉積的重要課題。

相對于ALD，原子氣相沉積技術需通過惰性氣體(如N2或Ar)將金屬先驅物及反應氣體加以清除隔離(purge)，以形成每一層原子層沉積。AVD是由精準的機械性微注射器(micro injector)來控制每一次金屬先驅物的沉積厚度，其精度可達每次脈沖(pulse)2 nm，通過快速精準的脈沖(pulse)以達成原子等級的沉積厚度。此時，并不需要使用惰氣加以隔離反應氣體與金屬先驅物，而是將反應氣體以持續流放的方式，并于同時利用微注射器將金屬先驅物注入反應腔體，透過適當的流場設計，即可沉積與ALD相同等級高質量的薄膜，其優點即是薄膜沉積速率大幅度的提升至倍數以上。

新一代的沉積技術─原子氣相沉積提供了全新的設計概念，達成更精確的厚度及成份控制，更多的先驅物彈性及倍數的沉積速率，可提供客戶最佳的研發及量產解決方案。由于原子層沉積技術可在晶圓表面一層一層的沉積原子或分子，對于45納米以下的工藝需求是必須嘗試的方案，以解決納米等級精確的薄膜控制問題，然而一般原子層沉積技術受限于較少的先驅物(Precursor)彈性及過低的芯片產出，以致在研發及量產時程上遲遲無法提供有效的技術平臺。

使用AVD沉積技術可通過控制脈沖頻率加以調整對高深寬比之階梯覆蓋率，在深寬比超過1∶25的結構中AVD可以超越每分鐘6 nm的速率達成接近100%階梯覆蓋率，其優異的填動能力及快速的沉積速率已提供Gate Last最具量產潛力的技術平臺。

4 原子層沉積設備現狀

原子層沉積設備能在較低溫度下沉積薄而均勻的純凈薄膜，包括金屬與介電質薄膜。原子層沉積(ALD)作為90 nm IC芯片和電子存儲器件生產的關鍵技術正越來越在世界范圍內被接受。以AIXTRON、Applied Materials、ASM International、Aviza Technology、Oxford Instruments等世界領先的半導體設備供貨商，都先后推出了不同類型的原子層沉積設備，最新水平的設備亦也進入原子級。這些設備已被世界范圍內的多種不同客戶用于生產關鍵、先進的元件，比如HBT、PHEMT、MESFET、激光產品、LED、探測器和VCSEL，這些元件被用于光纖通信系統、無線和移動電話應用程序、光纖存儲裝置、照明、信號和照明設備以及其它廣泛的先進技術上。

4.1 App lied M aterials公司iSprint Centura系統

應用材料 (Applied Materials)推出的iSprint Centura系統(圖2所示)，是結合300mm原子層沉積與化學氣相沉積的系統，用于90 nm以下鎢金屬接觸區量產應用上。應用材料表示，用于300mm的iSprint技術，在全球多家客戶端進行65 nm產品的驗證工作。

圖2 iSprintCentura ALD/CVD系統

這套系統配掛4個反應室(見圖3所示)，每小時產出超過65片晶圓，據稱較其它相似的競爭產品多出50%產出量，節省40%消耗與營運成本。這套系統的原子層沉積反應室能傳送一層超薄(<5 nm)的成核層，較化學氣相沉積技術降低15%以上的接觸區電阻，可帶動更快速與良率更高的產品。

圖3 四模塊工藝腔室

iSprint系統除提供原子層沉積技術外，特備有高壓鎢金屬填充制程，以達到無空洞填充，利于接下來的化學機械研磨。這套系統補足應用材料Endura iLB(整合式線層 /阻障層)系統鈦/氮化鈦線層與阻障層金屬沉積，提供客戶目前及日后產品設計所需的接觸區金屬沉積解決方案。

4.2 Genus公司沉積設備

Genus公司位于美國Sunnyvale，是AIXTRON集團的公司成員之一；為全球的半導體工業和數據存儲工業生產關鍵的沉積加工產品，為了能生產復雜的微型計算機芯片和電子存儲裝置，Genus為200 mm和300 mm半導體生產提供它的天貓座(LYNX)和StrataGem系列生產設備，它還為CVD(化學氣相沉積)、ALD(原子層沉積)和預清潔性能提供薄膜沉積產品。Genus的CVD和ALD設備可分享同一個平臺和系統設計，簡化了生產和服務，并可快速完成安裝。

Genus Strata Gem的300mm ALD加工設備已被臺灣DRAM大廠——茂德科技公司(ProMOS Technologies)所采用，該系統將開始在位于中部科學園區(Central Taiwan Science Park)的ProMOS工程的Fab3上使用90 nm技術批量生產高級存儲裝置。300mm ALD系統將同時用于生產亞70 nm及其以上先進的DRAM?M IM?film(薄膜)。該公司的設備顯示了Genus?ALD處理技術正在越來越被認同和接受，同時它也證明AIXTRON為市場提供先進技術的能力。AIXTRON目前正在集中擴大它在臺灣市場的硅谷客戶。

ALD市場已愈來愈重要，而AIXTRON極具創新的ALD、AVD和MOCVD的沉積技術正在尋求加快整合材料解決方案的實施，并將繼續快速發展；Genus公司還多次從ProMOS科技公司獲得先進的300mmCVD的訂單，這種設備于2007年的第三季推出。

4.3 Oxford Instrum ents Plasma Technology公司的原子層淀積系統

Oxford Instruments Plasma Technology公司的FlexAL系統(圖4所示)能夠根據需求淀積超薄薄膜。設備采用等離子原子層淀積技術，能夠在低溫條件下得到高純度、致密的薄膜，并且還能夠使用熱原子層淀積技術進行生產，這大大增強了設備的靈活性。設備已經具備生產高介電常數絕緣材料TiN、HfO2薄膜，室溫淀積Al2O3薄膜和單層金屬釕薄膜的能力，并能夠兼容小樣品到200mm硅片不同尺寸的操作對象。

圖4 FlexAL原子層淀積系統

牛津儀器的FlexAL產品家族提供了一種新的、廣泛的靈活性和能力，應用于納米結構和器件工程，通過提供遙感等離子體原子層沉積(ALD)工藝和熱ALD工藝，在單一系統內實現了：

(1)材料和源最大的選擇靈活性；

(2)低溫工藝，所以可以使用等離子體ALD；

(3)利用遙感等離子實現低損傷；

(4)通過程序控制的軟件界面實現可控的，可重復的工藝。

該FlexALRPT原子層沉積設備能夠：

(1)在單一系統中提供遙感等離子體和熱ALD，可選擇多種源和工藝；

(2)提供遙感等離子體和熱ALD最廣泛的源選擇范圍，具有最大數量的源傳輸模塊，沉積溫度高達700℃。

FlexALRPT系統特點：

(1)系統含有兩個腔體:真空腔和沉積反應腔。有效地防止溫度和真空度的泄漏,保持穩定的沉積反應條件,成膜均一細致無漏點。沉積腔與真空腔分開，沉積腔嵌入真空腔，形成一種保護套設備，可有效地防止沉積反應過程中沉積腔內的溫度和化學氣體泄漏，從而保證沉積腔內的體系穩定，不會有二次的化學反應。保證成膜效果和不損傷設備。真空腔一般會用密封膠圈密封，沉積腔處于高溫、真空腔處于室溫，所以密封膠圈在室溫下壽命長、密封效果好，真空腔的真空度不會泄漏，從而保證成膜質量。如果沉積腔與真空腔共用一個腔體，密封膠圈在高溫下使用，壽命短，時間一長密封效果不好，真空度會泄漏，從而使得成膜質量下降；

(2)前軀體化學品在反應腔中流動方向類似花傘噴射,垂直沉積于基體上,快速穩定,有別于橫流式沉積系統。獨特的頂端流動沉積模式比傳統的橫向流動沉積模式在成膜效果、沉積時間、自動控制等方面都有很顯著的提高；

(3)可以通過控制反應周期數簡單精確地控制薄膜的厚度，形成達到原子層厚度精度的薄膜。可生成極好的三維保形性化學計量薄膜，作為臺階覆蓋和納米孔材料的涂層。前驅體是飽和化學吸附，保證生成大面積均勻性的薄膜，不需要控制反應物流量的均一性。可以沉積多組分納米薄層和混合氧化物；

(4)可廣泛適用于各種形狀的襯底。原子層沉積生長的金屬氧化物薄膜用于柵極電介質、電致發光顯示器絕緣體、電容器電介質和MEMS器件，而生長的金屬氮化物薄膜適合于擴散勢壘；

(5)前驅體源裝置穩定可靠，可以用20年，并不是簡單的源瓶帶個加熱夾套。沉積腔表面經過耐腐蝕處理，能夠適應氯化物和氟化物等前驅體化學品的強腐蝕。樣品載物臺升降為氣動式控制，具有自鎖功能。樣品沉積過程中能很穩定地保持體系環境 (例如濕度對于一些氮化物沉積就比較敏感),有效地減少環境波動對沉積效果的影響。系統配置高級獨立的軟件，具有自鎖和保護功能。

4.4 ASM的Pulsar原子層沉積技術

ASM International N.V子公司ASM America日前宣布推出一個新的原子層沉積(ALD)工藝,通過氧化鑭 (LaOx)及氧化鋁 (AlOx)高k蓋帽層(High K Cap layers),使32 nm節點高k金屬柵堆棧可使用單一的金屬，而不同于之前CMOS所需要的兩種金屬。高k電介質結合金屬柵能實現更快和更小的芯片,適合高性能服務器和低功耗要求的先進產品，如筆記本計算機、PDA和智能手機等。

ASM這項尚在批準的氧化鑭及氧化鋁蓋帽工藝專利，能夠應對32 nm及其以下節點幾何結構的挑戰。如果沒有這些蓋層,需要采用兩種不同的金屬，在晶體管開關的P結和N結產生適當的電學特性。通過在基于鉿(Hafnium)的柵介質和金屬柵間引入超薄的蓋帽層膜(cap film)，原子層的電荷將會影響介質和金屬間的相互作用。在小于1 nm的范圍內 (相當于幾個原子層厚度)，通過改變cap film的厚度，可獲得合適的金屬薄膜性能。要達到這樣的超薄膜所需的工藝控制能力，要求最先進的ALD技術，這也是ASM Pulsar®工藝模塊所能提供的。多個Pulsar模塊可以整合成單一的Polygon®平臺，以在密閉環境中連續沉積鉿基薄膜和蓋帽層，并控制膜間界面層。

“對我們大部分的客戶來說，解決高k與金屬柵集成的挑戰是最優先的考慮”ASM晶體管產品部產品經理Glenwilk說。“新工藝極大地簡化了高k與金屬柵集成工藝，并使我們能夠支持先柵極(Gate First)以及后柵極(Gate last)工藝流程。ASM目前可以提供針對高k電介質、蓋帽層及金屬柵的ALD工藝。新工藝目前正在幾個關鍵客戶處進行試制，同時可在ASM應用實驗室里進行演示，并且在世界范圍內已有超過50臺的Pulsar模塊用于ALD高k工藝量產。”

ASM的Pulsar是第一款用于高k柵極量產的工具，其由45 nm節點開始采用，現在已經延伸至28 nm節點。Glen wilk表示：“我們的高k工藝證明了在28 nm節點上的生產能力，我們也期望進一步的開發成果能夠將這些利益延伸到未來的節點上。”

4.5 Aviza公司的Celsior fx ALD系統

Aviza Technology,Inc.是全球半導體、化合物半導體、納米技術及其他相關行業的設備和工藝供應商,該公司同時提供前端和后端工藝設備,包括ALD、LPCVD、APCVD、CVD、蝕刻和 PVD。Celsior和Verano 5500均為該公司商標。

該設備將用于45 nm及更小結點邏輯上的研究和高k柵極介質和金屬電極薄膜的開發。Aviza的ALD設備大部分應用于存儲單元，包括DRAM和flash。據報道該公司為中國晶圓代工廠SM IN裝配了ALD工具。

最近Aviza宣布了其公司加入一個聯合發展計劃，參與該計劃的還有臺灣地區的Mosel Vitelic Corp公司。Aviza和Mosel將為下一代的flash應用聯合開發ALD材料。

4.6 原子氣相沉積系統

德國愛司強AIXTRON AG公司產品Tricent AVD?原子氣相沉積系統(見圖5)，設計用于半導體原子層等級的薄膜沉積，特殊的Triject?通過精確至微秒等級的micro injection裝置，可將每一次pulse精確控制其沉積厚度以達成優越的線性關系及超高速的產出，是ALD的3~10倍以上。針對多重組成的薄膜需求，AVD可通過多組獨立控制的micro injection，對于原子等級的薄膜組成及模厚控制加以彈性操控，無論是單一組份(HfO2、ZrO2、TaN、Ru、Ir、TaCN) 雙重組份(HfSiOx、HfZrOx、Ru-SiOx…)，三重組份(PZT、SBT)，甚至四重組份的薄膜需求，AVD皆具備優越的工藝彈性。

圖5 Tricent AVD原子氣相沉積系統

5 原子層沉積工藝對真空系統的挑戰

在半導體業界日趨受歡迎的原子層沉積工藝(ALD)已造成對真空系統及廢氣處理子系統全新的挑戰。有些300mm原子層沉積工藝真空泵壽命甚至不到一百片晶圓。為了要達到合理的原子層沉積工藝成本，真空系統壽命必須要能改善到超過100倍才能符合成本要求。

目前原子層沉積工藝最大的挑戰是反應物在真空泵內的沉積。這種沉積不同于傳統的氣相沉積對干式泵浦的影響，是均勻而且分布于整個泵浦的抽氣室(圖6所示)。均勻的薄膜在泵浦微米級的間隙形成而使泵浦卡死或在再開啟時失效。而如果未形成薄膜，反應物所生成的堅硬粉末將會刮傷泵浦內部零件進而損壞泵浦。

圖6 泵浦抽氣室

目前專為化學氣相沉積工藝設計的真空系統通常不能滿足原子層沉積工藝的需求，因為他們通常容易增加干式泵浦內的副產物沉積量。要以合理的成本來達到延長目前泵浦系統壽命一百倍需要有創意的工程技術及深厚的應用知識。

在原子層沉積工藝中，絕大部分的反應物都并未在反應室反應而通到真空泵浦中。而這些反應物，就像在反應室內一樣，也會在泵浦內部反應而將泵浦內腔表面飽和化。改變溫度及氮氣沖洗已被證明無法有效在下一種反應物進入前將原有沉積物自泵浦內腔表面移除。較高的泵浦溫度一般并不能解決問題因為它并不會停止原子層沉積反應也不會揮發沉積膜。某些狀況高溫的泵浦甚至增加了泵浦內腔沉積的速度。

真空系統在研發階段遭遇的困難和量產時所可能遭遇到的失敗機制有時并不相同。即使主機臺已被證實足以應付高產量的使用，在轉移工藝至生產線時仍有可能發生延遲上線的狀況。同時，工藝反應室內的壓力，不論使用何種真空系統解決方案，必須要維持穩定。

所有不同形式的干式泵浦如螺旋式或是魯式加爪式結構都可以適用于上述狀況。不過泵浦設計細節如間隙、材質、表面處理、電動機功率及監控等都有可能產生影響。而實際經驗顯示即使調整反應室出口到泵浦之前的狀況也可能影響到是否能順利量產。

因為原子層沉積工藝的問題并不在于粉末的處理或是避免凝縮，有兩種處理方案可以依原子層沉積的化學或是主機臺特性單獨或混合使用：

(1)避免所有反應物都進入泵浦。

(2)所有反應在泵浦前完成而以一些機制如阱在泵浦前就先行處理這些副產物。

[1]H.Kim“Atomiclayerdepositionofmetalandnitridethin?lms:Current research efforts and applications for semiconduc tor device processing”[J]J.Vac.Sci.Technol.B216,2003(Nov/Dec):2231-2259.

[2]Ganesh M.Sundaram,Eric W.Deguns,Ritw ik Bhatia,Mark J.Dalberth,Mark J.Sowa,Jill S.Becker;“ALD用于非平面性3D形貌結構的薄膜沉積”[J]半導體科技2009(8/9):29-34.

[3]Chen Yuh Herng,Kevin Lin,“原子層沉積制程真空系統”[J]半導體科技 2007（4/5）:23-26.

[4]SANTA CLARA,“Applied Materials’High-k/MetalGate Technology Selected by ST microelectronics for 28nm Chip Production” [EB/OL]www.appliedmaterials.com/products/Highk–MetalGate-4.htm l.

[5]“Unique Integeated ALD and CVD Tungsten System for≤65nm/70nm”[EB/OL]www.applied materials.com/products/.../32_iSprint_noKPI.