高速電路信號完整性探討

黃 震

（船舶重工集團公司723 所，揚州225001）

0 引 言

隨著高速數字系統的不斷發展，電子系統中信號的頻率已經從幾十兆赫茲增加到幾百兆赫茲，甚至達到幾吉赫茲。本文針對由高速信號帶來的反射、回流、串擾、電磁感應（EMI ）等信號完整性問題進行一些探討。

1 高速信號的定義

對于低速信號來說，一般考慮比較多的是靜態電阻，設計系統時很少考慮走線的分布電感和分布電容。對于低速信號來說，傳輸線路就是一個點；對于高速信號，線路上各個點的電位是不同的，系統對輸入的信號脈沖的響應是沿走線分布的，設計系統時更多的是考慮分布電感和分布電容，于是引入傳輸線概念及與傳輸線相關的一個概念——特征阻抗Z0。傳輸線等效模型如圖1 所示。

點P是傳輸線上任意點，作為虛擬分界面將傳輸線分開，從右往左看過去，R1、L1、C1分別是線路的等效電阻、電感、電容。R2是因為漏電流的存在所體現的電阻，其阻值接近無限大；而傳輸線靜態電阻R1很小，也可忽略不計。這種情況下傳輸線特征阻抗可以簡化為：

這是無損情況下的特征阻抗公式。

圖1 傳輸線等效模型

高速信號指的是上升沿和下降沿速度變化很快的信號。高頻信號一定是高速信號，但是低頻信號也可能是高速信號。只要是上升沿和下降沿的速度很快，即使頻率很低，也是高速信號（某些芯片的參考時鐘對沿的要求達到納秒級；由高頻信號分出的低頻信號，其沿與高頻信號是一致的）。業界有一個通用的定義：對于某信號，10%～90%的上升和下降時間為Tr，該信號在印制電路板（PCB）上走線的延遲為D，該信號的電氣特性有效長度為L：

當信號在導線上傳輸的端到端時延大于L／6時，必須使用傳輸線理論。也就是說當傳輸距離到達一定程度才考慮使用傳輸線理論，否則認為該段線路只是一個點，信號作為普通信號處理。

2 信號完整性分析及解決辦法

信號完整性是系統可靠性的保證。由于高速信號中包含了極高頻率的成分，系統的電氣參數發生了很大的變化，產生了許多高速電路特有的問題，包括反射、信號回流、串擾等。

2.1 反射

由于阻抗不匹配，在系統中會發生信號的反射，其反射系數為：

式中：Z0為特征阻抗；Z為負載阻抗。

由于反射信號和正常信號的疊加，使得接收端的信號劣化，影響對電平的判決，嚴重的話甚至會損壞接收器件。反射現象通常可以劃分為源端反射、末端反射和傳輸線內部反射3 種。

在傳輸線上，只要特征阻抗沒有變化，就不會有反射。PCB 板上的某一根線，從宏觀上看是均勻的；但是從微觀上看，肯定是凹凸不平的。從這個意義上來看，反射總是存在的，在設計過程中就要注意信號的電氣特性有效長度和布線的技巧，保證阻抗變化引起的反射對信號完整性的影響降到最低。

比如，對于低速信號并不特別在意信號線是否在同一層，是否在某一段粗細不一致，也不會在意PCB 上的走線是否均勻，是否打過孔，但是對于高速信號來說，就必須關注這些問題。10GHz 信號不建議放在PCB 的內層，因為PCB 的內層走線比起外層來說更加凹凸不平。為了使頻率特性更好，甚至采用10GHz 信號線鍍金的方法來使走線更加均勻。在高速信號傳輸的背板上可以考慮采用背鉆工藝，減小“樹樁效應”等等。

根據集成電路輸出阻抗為0，輸入阻抗無窮大的原理，傳輸線的兩端如果不加處理，必然會有反射發生。在接收端，以晶體管－晶體管邏輯（TTL）電路為例，接收端是晶體管的基極，而基極電流是極其微弱的，因此傳輸線的末端等效為一個無窮大的電阻RL，負載電阻與傳輸線特征阻抗不匹配，信號在這個點將會發生全反射，反射波一直傳回源端。

如果源端內阻與傳輸線阻抗不匹配，在源端會發生二次反射，如此反復n 次反射。如果這個n 次反射信號疊加到原信號上，將導致信號劣化。解決方案是在發射端串接電阻來吸收二次反射，原則就是讓源端的串阻加上源端內阻的阻值正好和傳輸線特征阻抗相等。

2.2 回流

任何一個信號，最終都要形成一個閉環回路，如圖2 所示。

圖2 信號的回流

通常情況下是地平面作為回流平面，因此在PCB 設計的時候，信號層要與地平面相鄰。當然對于板內的信號來說，也可以采用電源平面作為回流平面，但是必須特別注意電源平面的完整性。

對于一個交流信號來說，信號的回流總是選擇阻抗最小的回路做為回流，如果信號與回流信號所形成的面積越小，那么干擾和抗干擾能力就越好。因為當回路面積越小，回路所能接收到的干擾就越少，同時向外的輻射就會越小。

在現實的PCB 設計中，一個信號線不可能很直，必然拐彎抹角，見圖3 。

圖3 信號的回流

從路徑的角度來說，當然是B 路徑最短，直流電阻也最小；但是從阻抗的角度來說，對于該信號，A路徑是阻抗最小的路徑，也就是回流路徑。

在圖4 中，h 其實就是信號線與回流平面（或者說是回流路徑）之間的距離，可見，如果以B路徑為回流路徑的話，那么信號線與回流路徑之間的距離將會增大，那么Z0將會增大。而回流路徑A是與信號最近的，即Z0最小。

在PCB 設計的過程中經常要關注信號完整性，其中重要的一點就是回流平面要完整，如果回流平面出現如圖5 的分割，將會導致信號的回流面積變大，那么該信號受到干擾的可能性就很大。

圖4 微帶線剖面圖

圖5 不恰當的回流平面

2.3 串擾

隨著電子技術的不斷發展，在高速電路中信號頻率變高、邊沿變陡、電路板尺寸變小、布線密度變大，串擾已經成為信號完整性中的一個重要問題。串擾是指有害信號從一個網絡轉移到另一個網絡，在數字設計中普遍存在，有可能出現在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上。如果串擾超過一定的限度就會引起電路的誤觸發，導致系統無法正常工作。

影響串擾大小的因素有很多，限于篇幅，在這里只介紹一些解決方案，這些方案是通過理論計算、仿真和系統調試時的經驗得出的。

串擾的解決方案：

（1）在情況允許的情況下，盡量增大走線之間的距離，減小平行走線的長度，必要時采用jog 方式走線。

（2）在確保信號時序的情況下，盡可能選擇上升沿和下降沿速度更慢的器件，使電場和磁場變化的速度變慢，從而降低串擾。

（3）設計PCB 疊層時，在滿足阻抗要求的前提下，應該盡量使導體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密耦合，減小信號線與回流線構成的面積，減少對相鄰信號線的干擾。

（4）在布線空間允許的條件下，在串擾較嚴重的2 條信號線之間插入1 條地線，可以減小2 條信號線間的耦合，進而減小串擾，這里需要注意的是在該地線上多打一些孔，保證該地線與地平面的耦合，否則就失去了隔離作用，嚴重時甚至變成了一根天線。

EMI 是任何電子設備都不能避免的問題，由于高速電路中含有大量極高頻的成分，EMI 現象尤其要引起重視。遵循上面論述的3 點正確處理電路設計，對EMI 有很好的抑制作用，適當的匹配減少了信號的反射，減少了EMI 的發射源；優化信號與回流構成的面積，有效地控制了EMI 的發射與接收；串擾本身就是EMI 的一種形式。

此外，適當的接地，有效的屏蔽（帶有托盤的電路板的EMI 性能就要優于沒有托盤的電路板），良好的PCB 疊層設計和器件布局，EMI 濾波器和磁性元件的正確選用，都是解決EMI 問題是必須考慮的因素。

3 結束語

高速電路設計是一個復雜的過程，較低速電路而言，往往有許多難以預料的因素影響整個系統的性能。因此，在開發高速系統時必須針對系統的特點廣泛考慮各種因素，最終目的是使系統性能達到最優。

［1］Howard Johnson，Martin Graham.高速數字設計［M］.沈立，朱來文，陳宏偉，等譯.北京：電子工業出版社，2004.

［2］田廣錕.高速電路PCB 設計與EMC 技術分析［M］.北京：電子工業出版社，2008.

［3］Eric Bogatin.信號完整性分析［M］.李玉山，李麗平譯.北京：電子工業出版社，2005.