疊圖機控制系統的硬件電路設計與實現

劉艷玲，張鐵鋒

（天津理工大學 機械工程學院，天津 300191）

0 引言

近年來，隨著科學技術的不斷發展，工程復印、大型繪圖機等文印設備越來越普及，疊圖機越來越被業界重視，疊圖機的控制系統隨著科技的發展也不斷更新換代。本疊圖機的硬件電路系統主要包括CPU主控電路系統，鍵盤顯示系統，傳感器系統和步進電機驅動系統，譯碼與控制信號選通的CPLD控制系統。

1 控制系統的硬件電路設計

在疊圖機的硬件電路組成部分中， CPU主控電路采用美國ATMEL公司生產的8位AT89C52單片機，通過檢測各個傳感器信號、按鍵輸入信號及不同的中斷信號，產生各種程序執行過程，從而發出不同的步進電機驅動信號。在主控電路系統中采用一片CPLD，用它與單片機和各種芯片相連，產生各種芯片所需的譯碼選通信號與控制選通信號。鍵盤顯示部分包括8個LED共陰極數碼管，6個普通按鍵和一片MAX7219芯片。其中按鍵用來選擇需要折疊和裝訂邊的尺寸以及急停。共陰極數碼管則用來顯示所選擇的縱向和橫向折疊尺寸和裝訂邊尺寸。MAX7219是串行輸入/輸出共陰極顯示驅動器，他通過串行通信方式接收來自單片機發送的數據DAT，用來驅動數碼管顯示出所選擇的尺寸。傳感器系統包括6個端面傳感器和2個槽型傳感器，其中端面傳感器用來檢測圖紙所處的位置，槽型傳感器起導向作用。步進電機驅動系統包括2個步進電機的起停控制、正反轉控制及速度控制。

1.1 傳感器系統與鍵盤顯示電路設計

CPU主控電路采用AT89C52單片機，傳感器和按鍵的信號均為TTL電平，經兩個74LS244N與P0口連接。通過實時的采集傳感器和按鍵信號來控制疊圖機的不同程序的運行。圖1所示為單片機與傳感器和按鍵的連接圖。其中U101到U108分別為來自8個傳感器的輸入信號，P5.0到P5.5分別為來自6個按鍵的輸入信號。其中6個按鍵A、B、C、D、E、F分別為：橫向折疊尺寸選擇鍵，縱向折疊尺寸選擇鍵，縱向198定尺寸鍵（有中間折紙），縱向210定尺寸鍵（有中間折紙），縱向210定尺寸鍵（無中間折紙），和停止鍵。按鍵操作面板如圖2所示。

圖1 單片機與傳感器和按鍵的連接圖

1.2 LED數碼管顯示電路控制系統設計

主控電路中的AT89C52單片機通過RXD，P1.6，P1.7三個端口通過鎖存器74LS240分別控制顯示芯片MAX7219的片選CS、脈沖CLK和顯示數據DIN。如圖3所示為單片機與MAX7219的控制信號接口圖。

圖2 按鍵操作面板圖

圖3 MAX7219的控制信號接口圖

顯示系統與主控電路系統不在同一個電路板上，通過接插件CON5連接。MAX7219驅動8位LED顯示器的電路如圖4所示。

圖4 MAX7219驅動8位LED顯示器的接口電路圖

1.3 步進電機驅動控制系統設計

疊圖機中用到兩個步進電機實現疊圖動作。本系統采用了4出線86系列的步進電機，通過配套的步進電機驅動器來實現單片機對步進電機的控制以及細分電路的實現。圖5為單片機對步進電機驅動器的控制電路連接圖。單片機通過P0口的DB0到DB3的4個IO口實現對2個步進電機驅動器的方向和脫機信號的控制。而驅動控制器的公共端信號接+5V信號。對于步進電機的脈沖信號控制，主要是先通過計算算出所需脈沖信號的頻率，然后通過把數字脈沖信號分頻成所需要的頻率。在本系統中，脈沖信號的產生是通過8253作為單片機的外設，對74HC4060芯片輸出的數字脈沖信號進行分頻，提供頻率可調的數字脈沖信號，實現步進電機的速度調節。如圖6為脈沖信號產生的原理圖。其中8253通道0和1設置成工作方式4即方波脈沖發生器，而8253的GATE0和GATE1分別由單片機的P1.2和P1.3控制，用以選通8253的通道0和通道1。OUT0和OUT1為8253提供給步進電機驅動器的脈沖控制信號。

圖5 步進電機驅動器的控制電路

圖6 脈沖信號產生的原理圖

1.4 譯碼電路和控制信號選通電路系統設計

本系統采用Altera公司的MAXⅡ系統CPLD，利用VHDL語言來設計以上電路芯片的片的譯碼片選信號以及一些控制信號的選通。系統電路圖如圖2.7所示，其中A13、A14、A15是來自單片機P2口的輸入信號，作為譯碼輸出片選信號/8253CS、/LEDCS、/KEYCS、U14U28/G和U13CLK的狀態位。MAXRES為來自看門夠的輸入信號，控制選通輸出信號RST對單片機的復位。P4.0、P4.1是來自8253的輸入信號，控制選通輸出信號P1.0、P1.1對步進電機驅動器的脈沖輸入。P5.3為來自停止鍵的輸入信號，控制選通輸出信號P3.3對單片機的外部中斷1信號的輸入。U103、U104、U105、U106、U107和U108分別為來自傳感器的輸入信號，控制選通輸出信號P3.2、P3.4和P3.5對單片機的外部中斷0，定時器0和定時器1的信號輸入。

2 結束語

本文研究了基于單片機和CPLD的疊圖機的硬件電路設計。詳細介紹了疊圖機控制系統的硬件電路組成和設計方法。對于步進電機的驅動采用現成的步進電機驅動器方法，提高了系統的穩定性。該系統經過實際驗證能夠提高疊圖機的抗干擾性以及疊圖準確性，克服了傳統疊圖機控制系統的不足與缺陷。

圖7 CPLD系統電路圖

[1] 吳紅星.電機驅動與控制專用集成電路及應用[M].北京:中國電力出版社,2006.

[2] 李朝青,單片機原理及接口技術(第3版)[M].北京:北京航空航天大學出版社,2006.

[3] 王誠.Altera FPGA/CPLD 設計(高級篇)[M]北京:人民郵電出版社,2005.

[4] 高吉祥.數字電子技術[M].北京:電子工業出版社,2003,8.

[5] 宋受俊,等.兩項混合式步進電機驅動器的優化設計[M].電氣傳動,2006,2.

[6] 韓廣興,等.電子元器件與實用電路基礎[M].北京:電子工業出版社,2005.

[7] 陳學軍.步進電機細分驅動控制系統的研究于實現[J].電機于控制應用,2006.