一種LDO極零點跟蹤的頻率補償電路設計*

楊 林 張 濤

(武漢科技大學 武漢 430081)

1 引言

由于具有低輸出噪聲、低漏失電壓、低靜態電流、快速瞬態響應以及低成本等優點,LDO線性穩壓器在高性能便攜式設備,尤其是以電池供電系統中得到了越來越廣泛的應用。傳統的頻率補償方法是利用輸出電容的等效串聯電阻(ESR)產生一個零點進行補償,以改善其穩定性,然而這種頻率補償方法并不是最佳的[1～3]。一方面輸出電容的ESR會隨溫度變化而變化,導致引進的零點會漂移,達不到最佳補償;另一方面,通常這種頻率補償方式的主極點在輸出節點位置,而穩壓器工作在較寬的負載電流范圍,因此主極點在不同負載電流的情況下會有很大的變化,嚴重影響了環路的穩定性。本文提出了一種新穎的動態零極點跟蹤頻率補償電路,使環路內部產生一個隨負載電流變化的補償零點。該零點用以抵消LDO系統內部主極點位置隨負載電流變化給環路穩定性帶來的影響,使得LDO線性穩壓器的穩定性不受負載電流大小的影響[4]。

2 傳統的LDO頻率補償方法

傳統LDO穩壓器的系統框圖如圖1所示,環路中存在三個極點,分別位于誤差放大器輸出端的極點p1,電壓緩沖器的輸出端的極點p2以及LDO輸出端的極點po。這三個極點可分別表示為:p1=1/r1?c1;p2=1/r2?c2;,其中r1,c1,r2,c2分別表示節點1,2的對地電阻和電容。λ為調整管的溝道調制參數。通常p1,po為低頻極點,位于單位增益帶寬內。另外,環路中亦存在一個零點zESR=1/RESR?co。

圖1 典型LDO功能框圖

傳統的LDO就是利用這個零點來抵消 p1以保證環路的穩定性和足夠的相位裕度,然而,如果RESR太大的話,則零點會處在低頻位置,這樣會導致環路的帶寬增加,從而使三個極點均落于單位增益帶寬之內,影響環路的穩定性;如果RESR太小的話,則零點會處在一個較高頻率位置,零點會位于單位增益之外,補償不到p1,從而在單位增益帶寬內有兩個沒有補償的極點,這樣系統也不穩定。所以在一定負載條件下,RESR需要在某一范圍內才能使環路穩定。此外,RESR還受到環境溫度、電壓和頻率的影響,所以頻率穩定性不能得到可靠的保障[5～7]。

3 跟隨負載電流變化的動態頻率補償

針對上述問題,本文提出一種跟隨負載電流變化的頻率補償方式。其功能方框圖如圖2所示。

圖2 改進頻率補償的LDO簡化功能框圖

圖2與圖1的主要區別是前者在后者的基礎上增加了串聯R,C網絡(Mc,Rc,Cc)連在誤差運放的輸出結點作頻率補償。PMOS管Mc檢測輸出電流,并工作在深線性區,由于其漏源電壓Vds=0,此時Mc作為一個電阻工作,其導通電阻為Ron=其中 VG S為Mc亦即PMOS調整管的柵源電壓。又知PMOS調整管工作在飽和區,所以VG S-Vth=由于流過PMOS調整管的電流Ids與負載電流Iout幾乎相等,即 Ids=Iout,因此可得當負載電流增大時,Ron減小,起到跟蹤負載的效果。下面來分析環路的零極點情況,結點2和輸出結點處的零極點與圖1中的相同。我們重點研究結點1處的零極點。結點1處的零極點可表示為:zc=1/rc?cc,p1=1/(r1+rc)?cc,p3=1/(r1∥rc)?c1。(通常 p1遠小于 p3,c1遠小于c3),其中rc=Rc+Ron。所以zc可用于跟蹤并抵消掉LDO的輸出極點po,p1變成了環路的主極點,p3是高頻極點,對環路的穩定性影響很小。另外,p2仍處于高頻位置。

4 電路實現

根據上述思想,設計了如圖3的LDO電路。

圖3 本文提出的動態補償方案

其中M1～M10,R3～R6組成一個折疊式共源共柵運算放大器,構成LDO的誤差運放部分,R3～R6使運放的輸出阻抗更高,確保誤差運放的輸出位置為主極點位置。Mc為輸出電流檢測管,對輸出電流進行采樣,從而調整 Mc本身的可變電阻值,進而改變補償零點位置,使之跟隨輸出極點的變化,從而實現動態補償的目的。Buf fer一方面起到隔離誤差運放與調整管的作用,使原本的由于調整管寄身電容引入的低頻極點變為兩個高頻極點,從而改善環路的穩定性;另一方面,Buf fer能更快的驅動PMOS管的柵極,提高瞬態響應[8～10]。

5 仿真驗證

該電路采用smic 0.35μ m CMOS工藝來實現。仿真結果如圖4所示,在輸入電壓為4V,輸出為 3V的條件下,掃描負載電流,從 0mA到100mA,整個系統相位裕度均在 65°以上,系統穩定。圖5為典型應用條件下(50mA)環路頻率響應曲線,環路的單位增益帶寬為468kHZ,相位裕度為67°,環路穩定。圖6給出負載電流從0mA變化到100mA的負載變化瞬態響應。從圖中可以看出,瞬態響應過沖小于50mV,且沒有振鈴現象。

6 結語

在分析傳統LDO穩壓器頻率補償方法的基礎上提出了一種新型的動態密勒補償電路,與傳統LDO利用ESR進行補償的方法相比,該電路不僅結構簡單、增益高、帶寬高,大大提高了LDO穩壓器的性能指標,而且大大降低了對外部電容的ESR要求,從而在提高性能的同時,降低了LDO穩壓器的應用成本。

[1]畢查德?拉扎維.Design of analog CMO S integrated circuit[M].西安:西安交通大學出版社,2003:309～327

[2]G.A.Rincon-Mora.Current efficient,low voltage,low drop-out regulators[D].Ph.D.dissertation,E-lect.Comp.Eng.Dept.,Georgia Inst.of Technol.,Atlanta,1996

[3]ESR,Stability,and the LDO Regulator[M].Texas Instruments,Dallas

[4]R.Reay,G.Kovas.An unconditionally stable twostage CMOS amplifier[J].IEEE J.Solid-State Circuits,1995,30(5):591～594

[5]K.N.Leung,P.K.T.Mok,W.H.Ki.A novel frequency compensation technique for low-voltage lowdropout regulator[J].Proc.IEEE Int.Symp.Circuits Systems,1999,5:102～105

[6]G.A.Rincon-M ora,P.Allen.Optimized frequency shaping circuit topologies for LDOs[J].IEEE Trans,Circuits Syst.II,1998,45(6):703～708

[7]Phillip E.Allen,Douglas R.Holberg.CMOS Analog circuit design[M].北京:電子工業出版社,2005:359～400

[8]R.Reay,G.Kovas.An unconditionally stable twostage CMOS amplifier[J].IEEE J.Solid-State Circuits,1995,30(5):591～594

[9]K.C.Kwok,P.K.T.Mok.Pole-zero tracking frequency compensation for low dropout regulator[J].2002 IEEE Inter.Symp.on Circuits and Systems(ISCAS'02),2002,4(5):735～738

[10]C.Stanescu.Buffer stage for fast response LDO[J].2003 International Semiconductor Conference,2003,2(9):357～360