FPGA的AP模式及在可重構儀器中的應用

摘 要：針對目前在可重構儀器設計采用PS配置方式需增加CPLD或單片機配置電路且配置時序較繁瑣的問題，提出一種基于FPGA 的AP配置模式可重構儀器設計方案。采用flash和SD卡存儲軟硬件配置文件，在SOPC Builder中調用ALTREMOTE_UPDATE、PFL和SD卡控制器IP核，實現FPGA 的AP配置模式。該模式具有使用方便、集成度高、數據傳輸可靠、易于遠程升級及維護等特點，在基于可重構技術的多功能儀器中得到良好的應用。

關鍵詞：可重構儀器；FPGA；SOPC；AP；flash；SD

中圖分類號：TP216文獻標識碼：A

1 引 言

近年來，隨著微電子技術、計算機技術的發展，尤其是大規模高性能的可編程器件的出現、軟硬件設計方法和設計工具上的改進，可重構(Reconfigurable)技術逐漸成為國際上計算系統研究中的一個新熱點。基于此技術設計的可重構儀器(Reconfigurable Instrument)推動著測試儀器向虛擬化、小型化、集成化和智能化方向邁進，改變以往由儀器生產廠家定義儀器功能、用戶只能使用的局面，進而提供用戶可自定義儀器功能、可根據不同測試需求對儀器進行重構的能力［1］。尤其是在軍用測試領域，可重構儀器技術已經得到極大重視，例如美國Teradyne公司開發的Ai710被美國國防部成功運用在CASS(Consolidated Automated Support System)的F/A-18的檢測上。在采用了三塊Ai710VXI板卡后，實現了CASS升級的并行測試系統——RTCASS，極大地提高了測試系統的集成度和測試吞吐量，并具備了并行測試能力［2］。

基于可重構技術的儀器設計，就是利用FPGA器件可以多次重復編程配置的特點，在不改變整個儀器硬件結構的條件下，通過改變FPGA的配置邏輯而實現的不同儀器功能。目前，FPGA重構的實現方式常用flash+CPLD配置FPGA即PS模式，此方法額外增加CPLD電路，配置時序過于繁瑣，也不利于調試。為此，本文介紹一種新的配置方式——AP(Active Parallel，主動并行)模式［3］，只需Flash存儲配置文件，利用ALTREMOTE_UPDATE 與PFL(Parallel Flash Loader) IP核，即可充分利用它的硬件可重構性，可以實現測試儀器功能的重構，以及遠程升級和維護。本文提出基于SOPC的可重構儀器設計方案，并介紹FPGA的AP模式的硬件電路及其軟件設計。

2 基于SOPC的可重構儀器方案設計

可重構儀器包括以下儀器功能：

1）信號發生器（正弦波、方波、鋸齒波、任意波）；

2）數字萬用表（電壓、電流、電阻）；

3）頻率計；

4）用戶自定義儀器功能。

具體的設計思路：設計一個配置功能選擇器作為FPGA上電自動執行的默認程序，用戶通過配置功能選擇器選擇某一功能程序后，選擇器引導FPGA運行對應功能程序，各功能程序可互相切換，實現儀器功能的可重構。各儀器功能的工作流程如圖1所示。