IEC61850-9-2標準下合并單元的研制

田麗平

（華東交通大學電氣與電子工程學院，江西南昌 330013）

IEC61850-9-2標準下合并單元的研制

田麗平

（華東交通大學電氣與電子工程學院，江西南昌 330013）

針對當前合并單元的研究現狀，分析了合并單元的采樣值映射模型IEC61850-9-2及其實現方法，在此基礎上設計了一種基于現場可編程門陣列（FPGA）的合并單元裝置。該裝置通過在FPGA芯片上配置NiosII軟核處理器和相關接口，完成合并單元同步、多路數據接收和處理以及以太網通信等功能，能滿足電子式互感器數字接口的要求。

IEC61850-9-2；合并單元；FPGA

數字化變電站建設是當前電力建設的一個熱點。但在進行傳統變電站數字化改造的過程中，亦或是新建的數字化變電站中，在過程層網絡采用的是IEC61850-9-1標準或是IEC60044-8協議，并未真正意義上實現數字化。隨著以太網技術的發展，變電站過程層、間隔層以及站控層將逐漸實現總線化，合并單元作為過程層的核心設備，采用IEC61850-9-2標準，實現互感器或合并單元與間隔層設備的數字化連接，將勢在必行。

1 合并單元的研究現狀

合并單元主要實現變電站電流、電壓等模擬量數據的同步采集，經合并處理后，按IEC 61850標準規定的通信規約進行應用數據單元（APDU）組幀并通過以太網實時發出，供給間隔層設備使用。

合并單元的定義（merging unit，MU）首次在IEC60044-8標準中提出，如圖1所示，標準中對數字輸出規定的典型做法是將7個電流和5個電壓的二次變換器組成一個合并單元，然后組成以太網信息幀發送給二次保護、測控設備。

隨后頒布的IEC61850-9-1/2標準［1-2］對合并單元的通信方式做了進一步定義，通過串行單向多路點對點和基于過程總線的特殊通信服務映射（SCSM）實現采樣值的傳輸，增強了采樣值傳輸模型映射的完備性。

圖1 合并單元模型Fig.1 Model of merging unit

當前國內研究的合并單元大多是基于IEC61850-9-1標準或是IEC60044-8協議，采用專用數據集，幀格式固定，輸入通道為12路，不允許改變。表1分析比較了3種標準的合并單元，從表1可以看出，IEC61850-9-1部分遵循了IEC60044-7/8標準對合并單元的設定，只支持采樣值報文傳輸（SendMSVMessage）服務，不支持采樣值控制塊讀/采樣值控制塊寫（GetMSVCBValues/SetMSVCBValues）等控制服務，映射方法相對固定、簡單，比較容易實現。目前，IEC TC57 WG10正在制定IEC 61850系列標準第2版，撤消了FT3幀格式及IEC 61850-9-1，推薦使用IEC 61850-9-2［3］。

表1 合并單元比較Tab.1 Comparison of merging unit

IEC61850-9-2由于具有眾多優勢而被國外廠家大力推廣，國內也正在緊鑼密鼓的對基于IEC61850-9-2的合并單元進行研究。但由于IEC61850-9-2涉及比較復雜的制造報文規范（MMS）協議，同時對通信網絡性能有很高的要求，目前有一定的實現難度。為此，IEC委員會專門出版了針對9-2的LightEdition，專門針對9-2的應用提供了指導，并對一些參數進行了固化［4-5］。隨著數字化變電站建設的進程，IEC61850-9-2標準下合并單元的研究迫在眉睫。

基于以上情況，利用FPGA豐富的I/O口和快速計算能力等優勢［6］實現合并單元的所有功能，功能結構如圖2所示，其中，FT3為幀格式；1PPS為秒脈沖；GOOSE為面向通用對象的變電站事件。

2 合并單元映射實現

圖2 合并單元功能結構框圖Fig.2 Frame figure of merging unit

IEC61850-9-2規定了間隔層和過程層之間通信的特定通信服務映射SCSM，除了支持映射到數據鏈路層，還支持制造報文協議MMS的映射。從圖3可以看出，采樣值傳輸作為一種快速報文傳輸服務，直接由SendMSVMessage服務被映射到了以太網鏈路層，保證了數據傳輸的實時性快速性的要求。雖然IEC61850-9-2支持向MMS映射，但由于MMS的復雜性，一般在合并單元暫不進行實現，目前暫時考慮實現“SendMSVMessage”服務。其中SMV為采樣值。

IEC61850-9-2采樣值應用協議數據單元（AP?DU）采用與基本編碼規則（BER）相關的ASN.1語法對通過ISO/IEC8802-3傳輸的采樣值信息進行編碼。

圖3 采樣值模型特定通信服務映射Fig.3 Specific communication service mapping of the sample value model

3 合并單元功能分析及系統總體方案

合并單元是電子式互感器接口的重要組成部分，主要功能是同步采集多路電子式電壓互感器（ECT），電子式電流互感器（EVT）輸出的數字信號后按照標準規定的格式發送給保護、測控設備。

根據系統需要，由于合并單元同時處理的數據量非常大，這就要求硬件系統必須具備快速處理信號的能力，而且還要有大規模的存儲設備來存儲這些數據，更需要完善的通信網絡來實現信息的交互。大規模集成電路FPGA具有集成度高，開發靈活，功能強大等優點，利用FPGA硬件優勢，選用Altera公司32位Nios II CPU軟核的FPGA作為核心模塊，實現合并單元的所用功能，其硬件系統結構如圖4所示。IEC60044規定互感器的測量值和保護值精度要求不同，因此，在設計時使用兩個采樣值控制塊及相應的通信服務分別控制測量值和保護值傳輸，如圖4所示。通信系統由以太網控制器DM9000A完成。

4 合并單元功能的實現

圖4 合并單元硬件結構Fig.4 Hardware structure of merging unit

設計中，分以下4個模塊實現合并單元的功能。

4.1 同步模塊

時鐘同步系統是數字化變電站建設中的關鍵環節。合并單元同步功能的實質是實現電流、電壓的采樣同步，它包括：①接收校驗同步信號；②向采樣設備發送同步信號；③同步信號異常處理［7-8］。

IEC61850標準定義了3個等級的采樣值同步準確度：T3，T4和T5。T3等級要求為25 μs，用于配電線路保護；T4等級要求為4 μs，用于輸電線路保護；T5等級要求為1 μs，用于計量［2］。過程層采樣值要求最高，同步精度達到亞微秒級。目前的同步方案一般采用站內統一的GPS時鐘信號，通過脈沖對時網和通信網絡，給需要時間標簽的合并單元、互感器等設備對時，此方案滿足不了T5等級的要求，所以需要對其進行分頻。利用FPGA內嵌的鎖相環（PLL）技術對時鐘信號進行分頻［9］。

設計中，FPGA的全局時鐘管腳作為GPS接收信號輸入端，對GPS信號進行可靠識別，確認正確后，準備發送采樣信號給各路A/D；如果GPS信號異常，FPGA需要一邊發出告警信號，啟用備用同步信號，一邊實時跟蹤GPS信號何時恢復正常，若恢復正常后，能夠馬上啟用GPS信號。

4.2 數據接收模塊

數據接收模塊的任務之一是對各通道數據的接收和校驗，任務之二是對各通道數據排序。下面主要對數據通道排序模塊進行介紹。雖然采用了同步信號進行數據采集，但是數據在傳遞過程中的具體情況不同，以致到達合并單元的順序不同，因此需要利用FPGA的先入先出隊列（FIFO）來完成此功能。FIFO存儲器是按先入先出的秩序對數據進行存儲和讀取，即在寫入第k-1路數據后再寫入第k路數據。實現過程：數據校驗無誤后，由write_data模塊將數據寫入FIFO，當寫滿一個采集包時，通知read_data模塊讀取數據。另外，為保證系統正常運行，需要設置一計數器time_over，當某路數據故障無法到達時，time_over模塊設置一最大等待時間［10］，如果超時，該路數據輸入為0，等待接收下一路數據。

4.3 邏輯判別模塊

合并單元對斷路器、刀閘狀態的GOOSE信息，進行邏輯判別，從而選擇合適電子式電壓互感器的電壓送至間隔層的保護、測控和計量等智能電子設備，并在故障時發送告警信息。

4.4 數據發送模塊

各路數據接收完成后，將它們按IEC61850-9-2標準規定進行信息封裝組幀通過以太網實時發出。采樣值包括保護值和測量值，IEC61850規定兩者的采樣頻率不同，在發送時兩者是互斥的訪問以太網控制器，如果兩種數據同時發送時，為保證保護值的時延最小，算法需優先發送保護值。DM9000A內部有16 KB的SRAM用來作為收發數據的緩沖區，可以同時保存2個完整的以太網幀，設計時將發送緩沖區看作2個獨立發送緩存區，可分別標記為index I和index II。采樣值發送過程如下：

FPGA首先將要發送的一幀數據寫入index I中，啟動發送該幀數據，DM9000A對數據組幀后，開始發送。在發送數據的同時，下一幀數據將寫入index II中，當index I中的數據發送完成后，啟動網絡控制器發送index II中的數據，同時將要發送的下一幀數據寫入index I。在程序中可以通過檢測網絡狀態寄存器NSR判斷哪個緩存區中的數據發送完畢。通過對這兩個發送緩存區進行如此輪流操作，從而有效的避免了處理器的等待時間，提高數據發送的效率和速度。實際中為了提高效率，也可以采用中斷方式發送數據。

5 結束語

合并單元作為數字化變電站過程怪的核心裝置，針對合并單元的研究現狀，遵循IEC 61850-9-2標準，采用單機片FPGA實現合并單元的所有功能。該方案硬件電路簡單，選擇性靈活，保證數字化變電站過程層和間隔層信息交換的可靠性和實時性，同時也為實現變電站數字化提供了支持。

［1］李永宙，李風.IEC 61850第2版簡介及其在智能電網中的應用展望［J］.電網技術，2010，34（4）：11-16.

［2］ IEC 61850 Communication Networks and Systems in Substations［EB/OL］.（2005-10-23）［2012-01-16］.http://scl-validator.erlm.siemens.de/validator/upload.html.

［3］胡國，唐成虹，徐子安，等.數字化變電站新型合并單元的研制［J］.電力系統自動化，2010，34（24）：51-54.

［4］何衛，王永福，繆文貴.IEC 61850深層次互操作試驗方案［J］.電力系統自動化，2007，31（6）：103-107.

［5］樊陳，呂曉榮，高春雷.基于IEC 61850過程層總線合并單元的研究［J］.江蘇電機工程，2010，29（2）：25-29.

［6］陳小毛，陳尚松.32位軟核處理器NIOS II的以太網接口設計與實現［J］.電子測量技術，2007，30（1）：150-151.

［7］劉琨，周有慶，張午陽，等.電子式互感器合并單元時間同步問題的解決方法［J］.電力系統通訊，2006，27（161）：71-75.

［8］殷志良，劉萬順，楊奇遜，等.一種遵循IEC61850標準的合并單元同步的實現新方法［J］.電力系統自動化，2004，28（11）：57-61.

［9］李紅斌，余春雨.電子式互感器數字輸出的研究［J］.高電壓技術，2004，30（2）：10-11.

［10］姚靜，鄭建勇，梅軍，等.基于FPGA的合并單元數據接收及處理模塊的實現［J］.電工電氣，2009（7）：14-18.

AResearch on Merging Unit Based on IEC61850-9-2

Tian Liping
（School of Electrical and Electronic Engineering，East China Jiaotong University，Nanchang 330013，China）

Aiming at the current research situation of the merging unit，the value of the merging sampling unit mapping model IEC61850-9-2 and its implementation are analyzed.A merging unit based on FPGA is designed.This device realizes the functions of merging unit synchronization，multi-channels acquisition，and Ethernet communication by configuring NiosII soft core CPU and some modules on a PFGA.This method can fulfill the requirements of reliability for electronic transducer.

IEC61850-9-2；merging unit；FPGA

TM45

A

1005-0523（2012）03-0036-04

2012-02-13

華東交通大學科研項目（10DQ03）

田麗平（1981－），女，碩士，研究方向為變電站綜合自動化。