SAA7115視頻解碼芯片寄存器的配置與應用

段建宏，梁海波，張 廣

（西安電子科技大學 技術物理學院，陜西 西安 710071）

SAA7115[1]是飛利浦半導體公司推出的9位視頻解碼芯片。可提供雙9位低噪音、2x過抽樣模擬到數字轉換，其信噪比僅為10～15 dB，是同類產品中解碼性能最高的解碼芯片，主要特點有:1）6通道模擬信號的輸入，內有源選擇器；2）2個改進的 9-bit COMS 模數轉換器；3）可實現對 CVBS、Y、C、信號的自動控制；4）加強型行、場同步檢測，自動延遲矯正PAL制式相位誤差；5）TV/VCR信號源自動檢尋。

1 引腳說明

SAA7115內部框圖如圖1所示。其主要管腳及其功能如下：45 腳（ICLK）:圖像主時鐘輸出；46 腳（IDQ）:圖像數據限制；47 腳（ITRI）:圖像端口控制信號；52 腳（IGPV）:多目標場基準信號； 53 腳（IGPH）:多目標行基準信號；54～57，59～62 腳（IPD0-IPD7） 圖像數據輸出端口；64～67，69～62 腳 （HPD0-HPD7）：主端口數據輸入/輸出；81～82，84～87，89～90（XPD7-XPD0）：擴展端口視頻輸出數據。

其中模擬輸入管腳由 20（AI11）、18（AI12）、16（AI21）、14（AI22）、12（AI23）、10（AI24） 6 個視頻輸入管腳的不同組合來控制，具體由SA02寄存器的位（D0～D4）來進行控制，信號由 14管腳（AI22）輸入，亮度信號由 18管腳（AI12）輸入，其余4個管腳用電阻電容接地以保證系統的穩定性。

圖1 SAA7115的部分引腳排列Fig.1 Part of the pin arrangement of SAA7115

2 具體應用及寄存器配置

2.1 總體系統設計

一個簡單的視頻采集系統框架機[2-3]圖如圖2所示。

圖2 視頻采集框架Fig.2 Frame work of video collection

該系統中模擬視頻信號經過CCD采集進入SAA7115解碼芯片進行A/D信號處理再由FPGA存儲到SDRAM陣列中，然后通過單片機CY7C68013控制進行數據上傳。SAA7115解碼芯片的寄存器是在CY7C68013單片機的下位機程序里進行配置。

2.2 SAA7115的時序

系統中SAA7115的芯片時序如圖3所示。

2.3 SAA7115解碼芯片寄存器的配置

在解碼過程中需要對芯片里256個寄存器逐一進行配置機[4-5]才能達到正確的視頻解碼數據，由于只需要得到視頻信號輸出，本次實驗不需要音頻寄存器（SA30～SA3A）、字幕寄存器（SA6B～SA71）及事件 B 寄存器（SAF8-SAF9）進行配置，根據SAA7115的datasheet及所需要的輸出視頻格式來配置，本實驗采用PAL制式輸出配置。在所有寄存器中，一些寄存器如 SA1C（水平差增益）、SA1D（垂直差增益）、SA59（水平補償）、SA5A（垂直補償）等按芯片資料的默認配置便可，視為不關鍵寄存器，而像SA96H-SA9BH、SA88H（ADC_PORT）等寄存器的配置結果會直接影響視頻圖像的正確輸出，因此需要精心配置與重復配置，可視為關鍵寄存器，配置如下:

圖3 8位數據輸出的時序圖Fig.3 8 bits of data output timing diagram

SA02:模擬輸入控制寄存器，輸入從 AI2輸入（D0～D3），放大反向濾波器有效（D4～D7），故配置為0xc1H；

SA09:亮度控制寄存器，采集過程在4.1 MHz時鐘頻率下，低通濾波器在 2 dB通道有效 （D0～D3），小調制帶寬（D4），延時采用內部通道延時 （D5），亮度梳狀濾波器有效（D6），色度陷阱梳狀濾波器旁路（D7），故配置為0x48H；

SA0E:色度控制寄存器，在4.4 MHz時鐘頻率下采用PAL 制顏色標準（D4～D6），色度梳狀濾波器有效（D0），自動色度標準控制（D1）與標準色度時間常數（D2）在視頻行有效情況下采用垂直濾波器進行PAL制誤差糾正（D3），故配置為0x81H；

SA83:X-port輸出時鐘相位及I/O端使能控制寄存器，X-CLK引腳用于輸出， 使用默認配置 （D4～D5），X-port在XTR1 為“1”時輸出有效（D2～D0），故配置為 0x33；

SA84:I-port輸出信號定義寄存器，輸出為4種信號IGPH、IGPV、IGP0、IGP1。輸出模式中 IGPH 是行門（h-gate）信號（D1～D0），IGPV 是場門（v-gate）信號（D3～D2），IGP0 在默認極性時輸出為 0（D5～D4），IGP1 為輸出場 ID（D6～D7），故配置為0x30H；

SA86:I-port信號定義寄存器，串口空標志與滿標志采用雙字節16位（D3～D0），視頻數據包通過ITRDY引腳控制輸入（D7），對 I-port輸出視頻數據進行傳輸（D6），故配置為0x40；

SA93：I-Port輸出格式設置寄存器，輸出數據為4:2:2字節格式（D0～D2）的 YUV（D3～D4）視頻格式，需要跳過只含有Y信號的數據行（D5），在行消隱間的無效數據用0x00填充（D6），輸出的數據流中應含有 SAV，EAV 標準（D7），故配置為0xC0；

SA96～SA9B:輸出窗口大小寄存器，SA96、SA97為水平輸出窗口定義，SA97為高8位，SA96為低8位，當輸出行為720，其二進制為：10 1101 0000，故配置為 SA97=0x02，SA96=0xd0；SA9A，SA9B為垂直輸出窗口定義，由于視頻掃描時采用隔行掃描，因此一場圖像垂直輸出為配置長度的2倍，當輸出為576時只需配置成288，其二進制為：1 0010 0000，故配置為 SA9B=0x01，SA9A=0x20；

SAA8～SAA9：水平亮度比例增量，選擇比例為1（即1024/1024），故增量為 1 024 即（100 0000 0000），SAA9 為高位，SAA8 為低位，故配置為 SAA9=0x04，SAA8=0x00；

SAAC～SAAD：水平色度比例增量，水平色度增量為亮度增量的一半（水平掃描有奇偶場），故增量為1 024/2=512即（10 0000 0000），SAAD 為 高 位 ，SAAC 為 低 位 ， 故 配 置 為SAAD=0x02，SAAC=0x00；

SAB0～SAB1：垂直亮度比例增量，配置方法同水平亮度增量相同故SAB1=0x04，SAB0=0x00；

SAB2～SAB3：垂直色度比例增量等于水平亮度增量（1024），故 SAB3=0x04，SAB2=0x00。

寄存器中有些寄存器需要重復多次配置具體為：

SA88：ADC_PORT輸出控制、起始控制與低功耗省電控制，最初時對其進行輸出控制配置為0xf8使其達到正常的運行模式；最后需要配置3次0x00，使得其復位時計數器、輸出通道重置，考慮到音頻時鐘產生的輸出情況還需配置1次0xf0。故總共5次重復配置。

SA85：I-Port基準信號極性與信號定義，4個輸出信號端口 IDQ（默認高有效），IGPH（默認高有效），IGPV（默認高有效），IGP0（反轉），IGP1（默認高有效）的極性， D4-D0 缺省配置值0000，高三位為視頻數據標志位選擇可以選擇4種數據標志位因此有000、010、100、1104種選擇；故SA85H有四種配置選擇 0x00、0x40、0x80、0Xc0，當 IGP0 輸出為高電平時需要對其進行反轉，因此D4-D0也可以01000對SA85H配置還有0x08，總共5次重復配置；

SA0E：色度控制寄存器，在選擇梳狀濾波器、PAL制式、標準時間常數、相位進行校正、清除位有效的模式下其配置為0x81；當選擇梳狀濾波器無效時，則清除位也無效故該模式下的配置為0x00，總共2次重復配置。

傳輸數據程序與配置好的代碼加載到keil軟件，在EZUSB-F2X（及CYYC68013）界面的運行下進行數據采集機[6]，配置完成后實時采集圖像數據的界面如圖4所示。

圖4 采集數據界面Fig.4 Interface chart of acquisition data

在單片機數據上傳輸過程中采用的是批量傳輸（bulk）方式，對采集的數據進行數據上傳顯示的圖像窗口如圖5所示。

3 結束語

文中對SAA7115在圖像采集系統中的寄存器應用進行了研究，關鍵寄存器進行了配置，最后采集到了圖像的正確數據并得到了很好的顯示，在以后的情況下將對視頻窗口的控制，輸出制式的控制，亮度的控制，音頻，字幕的顯示進行更深一步的研究。

圖5 圖像窗口顯示界面Fig.5 Interface of image window

[1]張海峰.多制式視頻解碼芯器SAA7115H在圖像融合的應用[J].電子產品世界，2006，3（11）:104-106.

ZHANG Hai-feng.Appliacation of Multisystem video decoding SAA7115H core lifter in image fusion[J].Electronics World，2006，3（11）:104-106.

[2]張林勇.基于USB與FPGA的視頻采集系統設計[D].西安:西安電子科技大學，2011.

[3]李虹.CCD信號采集系統的USB接口設計 [J].現代電子技術，2005（8）:17-19.

LI Hong.Design of USB interface in CCD signal acquisition[J].Modern Electronics Technique，2005（8）:17-19.

[4]張曉健.視頻解碼芯片SAA7113的初始化與控制[J].芯片應用，2003（8）:84-85.

ZHANG Xiao-jian.Initialization and control of video decoder chip SAA7113[J].Chip，2003（8）:84-85.

[5]高星.基于SAA7115視頻解碼器的應用設計[J].西安電子工程研究所，2006（1）:10-13.

GAO Xing.SAA7115 video decoder application design based on SAA7115[J].Xi’an Electronic Engineering Research Institute，2006（1）:10-13.

[6]周劍波.利用FPGA和USB總線的視頻圖像的采集與處理系統的設計[J].北京科技大學學報，2006，28（9）:887-889.

ZHOU Jian-bo.Design of video image acquisition and processing system using the FPAG and USB[J].Journal of University of Science and Technology Beijing，2006，28（9）:887-889.