異步控制電路的設計方法研究

福建省武平縣盛豐石礦有限公司 鐘成華

異步控制電路的設計方法研究

福建省武平縣盛豐石礦有限公司 鐘成華

本文以異步電路作基礎，參照現階段異步控制電路所選用的描述機制對其設計方法進行有效劃分，主要有基于CSP原理之下的設計方法以及基于Petri網之下的設計方法還有以有限狀態機為基礎的設計方法等等。同時對上述幾種設計方法其各自優缺點進行認真比較，并結合現下的邏輯實現技術以及相應的直接映射技術，對未來一段時間內的異步控制電路所選用的設計方法進行詳細的探究與討論。

設計方法；邏輯綜合CSP原理；有限狀態機；異步電路

應該說，我國對異步電路已經做了很長時間的研究，但是因其自身理論相對比較復雜，再加上缺乏科學、合理的設計方法還有驗證手段，所以導致整個研究工作進展比較緩慢。但與此同時，在同一時間內被提出的同步電路，因其原理相對簡單，工程設計手段比較豐富，逐漸的發展成為當前集成電路設計過程中的主要模式。而隨著電路規模的不斷擴大以及設計主頻的日益提高還有制造工藝的諸多限制，造成同步電路在使用過程中，以往的連線延遲以及時鐘負載等問題變得日益突出，此外在其設計方法上也存在著諸多問題，這就是的同步電路在改善和健全其性能方面邊等愈來愈困難。在這種情況之下，做好對異步電路的研究工作就變得越來越重要。

一、異步電路的基本分類

相比較同步電路來說，當下電路的運行狀態往往儲存在特定寄存器中，它本身所進行的下一步狀態往往是由當前運行狀態同相應輸入信號再經過固定邏輯組合計算之后得到的，并在時鐘作用下經其上沿逐漸保存至特定寄存器中。因此所采取的時鐘頻率往往會大于關鍵路徑長度。而異步電路則會選擇使用內部模塊之間的相應握手信號來替代所有的時鐘信號，并在不同模塊之間進行自主通信，以完成相應計算。

依據相關的電路延遲模型以及電路同其它外部環境之間所產生的交互模式，可以將異步控制電路劃分成為延遲無關電路以及速度無關電路，還有準延遲無關電路和Huffman電路等等。

1.延遲無關電路

所謂的延遲無關電路是基于傳統的無限慣性延遲以及相應的線延遲模型，結合輸入/輸出模型來確保整條線路實現其功能，并在完成請求/應答等操作時所選擇使用的兩段雙軌編碼專業握手協議以及四段雙軌編碼專業握手協議。在這個環節中，為了確保延遲無關其相應特性，運行電路往往需要已經確認完成檢測的電路來對上一段運行過程中所發送的信息數據進行有效判定。延遲電路在運行中，其實際處理速度可以達到規定的平均效率。但因為在發生動作時，需要引入相對較為復雜的專用控制電路，所以致使其額外面積開銷較大。對于那些小規模電路，如果使用的控制電路太過復雜，那么就使得成本明顯增加，比較不經濟。另外對于常用的一些電路基本模塊，因其不具備相應的延遲無關性，所以無法將其應用到現階段的延遲無關電路中。只能選擇使用反相器以及C門等一些相對簡單的電路單元應用到電路模塊中。但是為了能夠實現和滿足復雜電路結構，往往在其運行過程中使用其它專用的延遲假設模塊，不過需要注意的是使用的這些電路模塊，其相應的接口電路是無法實現延遲的。

2.Huffman電路

從某種程度上說，可以將這種電路看成是反饋回路以及組合邏輯電路等組合體。其中它內部的組合邏輯電路是一種以有限慣性為基礎的線延遲模型；而相應的反饋回路則是以無限慣性為基礎的反饋延遲模型。另外，這種電路在運行過程中往往選擇使用較為傳統工作模式來完成和實現相應的電路功能。依據當前電路行為假設存在的不同，可以將其劃分成為以單輸入變化為基礎的Huffman電路以及猝發模式Huffman電路等。這種電路其內部結構優勢就是在于運行過程中比較容易實現自動綜合。而它所存在的問題就是所選擇的電路延遲模型，往往決定了其運行過程中處于一種最差效率之下，而且還無法使用層次化電路對其進行設計。另外在運行中，為了能夠有效的處理毛刺所采取的冗余邏輯常是的這中異步電路在專業測試過程中變得愈發困難了。

3.準延遲無關電路

這種電路其實是在傳統延遲無關電路的專用基本模型之上，通過假設其相應分叉線來判定其延遲是相等的一種電路。對于該電路來說，如果將線延遲納入到內部門延遲中，那么就可以依據一定標準和方法得出與其相等同的速度無關電路。在運行過程中，它所存在的問題主要是無法對電路分叉線所產生的延遲約束進行有效控制。

4.速度無關電路

該電路是以無限慣性為基礎的門延遲模型，并選擇使用相應的輸入/輸出模型來確保實現和完成電路功能，因此它運行長的線延遲是可以被忽略的。此外速度無關結構其真正的優勢就是通過使用多種功能模塊來對電路進行綜合。而它所存在的問題就是在當前所使用的深亞微米技術來說的，由于該工藝是以線延遲做主導的，所以傳統的延遲假設往往無法在該電路中使用。另外傳統的延遲模型在使用過程中，還會從一定程度上增加一些不必要的成本。

圖1 基于CSP的異步控制電路設計流程

圖2 基于Petri網的異步控制電路設計流程

圖3 基于有限狀態機的異步控制電路設計流程

二、異步電路的相應設計方法

依據現階段異步電路的實際分類及其描述機制存在的不同，可以將其設計方法劃分成為以CSP原理為基礎的設計方法以及基于Petri網環境之下的設計方法還有一有限狀態機為基礎的設計方法等等。

1.基于CSP的設計方法

這種設計方法主要選擇使用Balsa以及Tangram還有CHP等一些專業的異步描述語言，來對控制電路運行行為進行有效描述的通訊進程。由于這種方法大都選擇使用相應的語法驅動轉換器來對延遲無關以及一些準延遲無關電路進行有效處理的，所以它的復雜程度還有使用的描述文件往往形成一種線性關系。當前這種設計方法主要應用于大規模集成電路的控制設計只能怪。其流程如圖1所示。

這種設計方法主要包括英國著名的曼徹斯特大學所開發應用的Balsa系統以及美國加州理學院所提出研究的專業的CAST工具鏈，此外還包括倫敦大學所提提出設計的關于延遲無關電路專用的工具鏈等等。應該說，這種方法其真正的優點就是能夠運行過程中，對電路進行較高層次描述，并盡可能的挖掘和發揮異步電路中的并行性。但其也存在諸多缺點：

（1）在設計過中，無法使用專業的全局優化技術，因此設計之后得電路其運行效率不高。

（2）所使用的CSP描述語言其語法晦澀難懂，很難準確，簡單的將電路運行過程中的各種事件關系顯式出來。換句話說就是很難將各電路信號之間所存在的時序關系有效的說明。

（3）所使用的EDA工具其因存在一定缺陷，致使其在設計過程很難得到廣泛應用。

2.基于Petri網環境下的設計方法

這種方法主要使用專業的LPN以及STG還有CD等技術對控制電路進行相應描述，然后利用可達性分析以及相應的狀態編碼還有邏輯分解等技術來映射和求得相應的速度無關異步電路或者是時延電路。它具體的操作流程如圖2所示。

這種設計方法主要有西班牙著名的巴塞羅那大學所設計的Petrify以及美國加州大學所開發的SIS還有英國斯坦福大學所應用的SYN等等。由于這種設計方法相對比較成熟，因此應用相對廣泛。其優點就是可以在較低層次的邏輯層對運行電路進行相應描述，并通過使用相應時序信息來對其進行專業優化，從而形成一種較為高校的專用電路結構。但其也存在著諸多缺點：

（1）由于在設計中選擇使用的是無限門延遲模型，因此從某種程度上可以將線延遲忽略掉，從而增加了一些不必要的開支。另外相對于所使用的沈亞微米技術來說，因線延遲致使整個線路中的延遲假設都不能被使用。

（2）所需要的描述層次相對較低，而且在線路運行過程因電路信號出現變遷，所以無法對一些大規模型的電路進行有效描述。

3.以有限狀態機為基礎的設計方法

這種設計方法主要選擇使用有限狀態機以及猝發模式狀態機還有相應的猝發模式狀態機來對整條電路所進行的行為進行有效描述，然后通過使用狀態歸約以及狀態賦值還有邏輯綜合等方法來分別映射求得相應的Huffman電路還有猝發模式電路。它的基本流程圖如圖3所示。

三、總結

文章以電路延遲模型以及電路同其它外部環境之間所產生的交互模式為基礎，來對異步電路進行有效劃分。并結合運行原理對其進行相應的描述和介紹，為以后的異步電路研究提供了所需的理論基礎。

[1]任洪廣,石偉,王志英,蘇博,王友瑞.異步集成電路設計方法綜述[J].計算機輔助設計與圖形學學報,2011(03).

[2]王兵,彭瑞華,王琴.一種基于Muller流水線的異步流水線物理實現流程[J].上海交通大學學報,2008(07).

[3]郭陽,肖嶸.基于去同步技術的異步8051設計與實現[J].計算機工程與應用,2008(04).

[4]阮堅,戴葵,王志英.固定型故障完全可測異步控制電路設計[J].計算機工程與科學,2009(07).

[5]阮堅,王志英,王蕾,李勇.大規模Burst Mode異步控制電路分解與綜合[J].計算機科學,2009(02).

[6]石偉,任洪廣,王志英,陸洪毅,王友瑞,蘇博.AFMC:一種新的異步電路設計自動化流程[J].計算機研究與發展,2011(04).

book=0,ebook=32