高性能帶隙基準源設計

李正大，解 琳，佘彥武

（1. 長沙學院 電子與通信工程系，長沙 410003；2. 長沙市南雅中學，長沙 410129）

1 帶隙基準源的研究現狀

基準源是模擬集成電路中最重要的模塊，在較高精度的電路中常用于其精度的參考電位的設計中運用，例如：在LM393、A/D、D/A、RAM、FLASH等。這樣設計的結構因有相對而言簡單的電路原理和清晰的結構和相當穩定的溫度特性，因此，受到很多設計者的青睞。通常，一種基準源性能評價指標很多，一個優異的設計應該包含：1）電壓抑制比（PSRR）；2）環境溫度容忍度；3）可靠性；4）工藝精度；5）功率；6）噪音比；7）能耗；8）成本等等。

針對pn結電壓具有負溫度系數的特點，上世紀有人提出了用線性補償的方法獲得電壓的基準電壓，這種電壓恰好是硅的帶隙電壓，所以人們統稱帶隙基準源。現在， CMOS工藝成為最主要的研究方向，在當時技術落后，雙極型的工藝較容易實現，所以剛開始是雙極性的。在研究CMOS工藝時，由于工藝不成熟存在很多問題如：工藝誤差和電壓失調，性能不穩定，隨著科技的發展，傳統的BiCMOS工藝得到很大的改進而提升，從而使帶隙基準源的各項性能指標獲得穩定快速的提高。

科技的發展，工藝水平的提高。集成塊在變小，能耗在降低，質量在變輕，電壓在降低，0.18μmCMOS工藝技術已經成為主流技術。這為設計帶來了新的要求。

2 高精度帶隙基準源設計

傳統帶隙基準源環境溫度系數較差，難以提供穩定性能來實現對現代高精度要求的的需求，此外，在電路設計上和指標上,對PSRR也是傳統的設計中很難被重視一個重要因素。因此，要構件一種擁有高電源電壓抑制比PSRR（81dB以上）和低溫度系數（10ppm/oC以下）的帶隙基準源。各種溫度段的高階補償完全采用巧妙的NMOS管遺失電流量的方式來完成，該篇文章探究的帶隙基準源可以將溫度系數穩定到8.0-8.2ppm/℃。不僅如此，為了提高帶隙基準源的PSRR，我們通常是在運算放大器和工作電源之間直接導入負反饋的方式實現的，獲得了80dB以上的低頻電源電壓抑制比（PSRR），這個結果是比較理想的。

2.1 設計電路

在低溫階段出現負溫度系數占主導時，可以損失一部分Q4（晶體管）上的電流量，就等于間接阻止了負溫度系數，原因就是Q4上的壓降在減小；當進入高溫段時，正溫度系數同樣占主導，也可以遺漏電阻R4上的一些電流量，那么電阻R4上的壓降勢一定趨于平緩，就等于非直接降低了現在的正溫度系數。經過這種方式，那我們就完成抑制了這種非線性偏差，基于這種思想，設計了一種改進的帶隙基準源如圖1所示。

2.2 溫度特性的改善

PTAT引腳引入正溫度系數的電流量，對穩定在較低溫區時溫度特性是PTAT引腳引入正溫度系數的電流量來抑制的。NM5管減小晶體管Q4上的電流，從而使其在低溫時段更具平穩；到達較高溫度段以后，進入高溫段后，必須減少R4上的壓降量，所以NM4管必須漏掉大部分電流量才能實現，也就是G_ref引腳引入正溫度系數的電流，這樣一來高溫段的曲線更加平穩，不會出現大的波動。

圖1 改進的帶隙基準源電路結構

為了在高溫段不使NM4漏掉的電流變化無常，尤其是不能讓其隨意增加，不是直接去用Vref去穩定NM4的柵極，而是引入G_ref來穩住它，目的是防止NM4失去的電流量很大時，會使基準源出現負的溫度系數這一反常的的特性，因為在高溫段一般都是正的溫度系數。為了防止這一情況，必須對G_ref上的電壓做出要求：1) 低溫段，基準源不能出現負的溫度系數，工作電壓G_ref上的一定要是充足的；2)當基準源步入正溫度系數占主導地位的高溫度段時，必須確保在此段狀態下可以漏掉相當多的電流量來減持R4上的電壓量，工作電壓G_ref同時要求必須是穩定的和充足的。

因此，有必要設計一路和帶隙基準源非常相同的支路來穩定G_ref電壓值，要求其中電路中R3的電阻值大于電路中R4以保證滿足第一個條件a，并且在高溫段損失大量的電流量來滿足G_ref呈現負的溫度系數這一特性，要求NM2管有足夠的長寬比，來滿足第二個條件b。

圖2 為G-ref的特性曲線（溫度）

2.3 電源電壓抑制比（PSRR）的改善

帶隙基準源如果帶運放結構，其PSRR特性在很大程度上受到所用運放的。通常情況下，讓帶隙基準源在設計具有開環電壓高增益與電源電壓高抑制比是前提。受控于運算放大的電路的電源電壓抑制特性（PSRR）是傳統隙基準源的特點并且其影響相當頑固，如果不改變電路設計結構的前提下是不能完成自動調節。

如圖3所示，本文設計的帶隙基準源通過PM1和NM1結構（有源負載反相器）將工作電源的噪聲引入有源負載反相器的負反饋，而且加入特定的電阻R2，這一點非常重要，電阻R2的加入使電源電壓抑制比（PSRR）可以任意調節變為可能。不管電源電壓怎樣波動，即其增大或變小，控制支路的電流也緊跟著變大或變小，因為有電阻R1上的的損耗，A點的電位變化量會明顯高于B點電位量，所以運算放大器輸出端的電位會被迫下降，通過M0和M1組成的反相器使PM1、PM2與PM3管的柵極電壓跟著上揚，分支路電流量開始變弱，這樣就完成了負反饋。在A點電位上設計加入一個電阻R2，這樣一來A點電位比起電源電壓的變化量來說變得靈活多了，為帶隙基準源的PSRR提供了有力的保證。

圖3 為改善電源電壓抑制比性能的主要電路結構

3 在Cadence Spectre仿真結果及解釋

在參照CSMC 0. 5μm標準下以及穩定的CMOS工藝是本設計的特點，在Cadence Spectre軟件下仿真，獲得的性能參數較為理想，結果如下：

1) 在3.0V的電壓供電下，在-38-118oC的溫度之間進行有效掃描，獲得如圖4所示的溫度曲線。圖中明顯的看出有多段溫度補償的印記，結果顯示具有8.1ppm/oC的溫度系數。

圖4 溫度特性

2) 如圖5顯示了本文設計的帶隙基準源對電源電壓的抑制效果。結果顯示在低頻時電源電壓抑制比（PSRR）為82dB，當頻率到達1kHz時，電源電壓抑制比仍有72dB以上。

圖5 電源電壓抑制比特性曲線

3) 如圖6所示，只要高于2.50V電源電壓時，設計電路就可輸出平穩的電壓。即便電源電壓在2.5-5.0V間波動時，該設計電壓調整率為1.04mV/V。

圖6 基準源輸出的電源電壓調整率特性曲線

4 結束語

通過NMOS管分流方式完成多段式的電壓補償，是本文的特點和重點，這種全新的分段多次補償式帶隙基準源電路在設計上有很多優點：一是電路簡單明了，而且性能卓越，二是效果明顯。帶隙基準源在溫度上通過全新的分段補償式即NMOS管掉電流的方式完成了高階補償，這是基于設計其最低工作電壓在2.50V，得到比較理想的溫度系數為8.1ppm/oC，而且還詳細說明這種功能實現的工作原理和特性要求。除此之外，在提高工作電源電壓的PSRR即抑制比，我們是在運放與工作電壓之間導入負反饋的方式來實現的，獲得在低頻下的PSRR為82.0dB，同時還解析了這是工作方式的的原理和過程。并提出了一條嶄新的溫度補償思路，有一定的參考價值。

[1] 吳雯雯.高電源抑制帶隙基準源的研究與設計[D].南京:東南大學,2009.

[2] Jieh-Tsomg W.Voltage and Current References.http:/www.ics.ee.nct.ed.tw/-jtw/cnote /aic01/grLpat.2001-01-29.

[3] 肖坤光.一種BiCMOS基準源及其應用[J].微電子學,1995,25(4):22-26.

[5] 胡萍,陳路.0.18μm上升為主流IC設計技術,縮短設計周期成為最大挑戰.http：//www.Eetchinacom/ART_8800365921 480101.HTM2005-05-08.

[6] 田濤高精度基準源的研究與設計[D].湖南大學,2006.