針對(duì)FPGA密碼芯片的近場(chǎng)差分電磁分析攻擊

陳開顏，余 浩，鄒 程，吳恒旭

1.軍械工程學(xué)院 計(jì)算機(jī)工程系，石家莊 050003

2.中國人民解放軍78086部隊(duì)

針對(duì)FPGA密碼芯片的近場(chǎng)差分電磁分析攻擊

陳開顏1，余 浩1，鄒 程1，吳恒旭2

1.軍械工程學(xué)院 計(jì)算機(jī)工程系，石家莊 050003

2.中國人民解放軍78086部隊(duì)

1 引言

由于嵌入式密碼芯片設(shè)備的開放性（芯片外部各種信號(hào)易于測(cè)量），近年來針對(duì)密碼芯片出現(xiàn)了稱為旁路攻擊（又稱為旁路密碼分析、側(cè)信道攻擊等，Side Channel Attacks，SCAs）的新型密碼分析技術(shù)[1]，利用密碼芯片工作時(shí)的功耗、電磁輻射、運(yùn)行時(shí)間等信號(hào)（稱為旁路信號(hào)）中蘊(yùn)含的與芯片內(nèi)部運(yùn)算相關(guān)的信息，采用分而治之的思想將密鑰分成若干塊進(jìn)行分析，在獲取各個(gè)子密鑰之后拼接得到完整的密鑰，表現(xiàn)出了強(qiáng)大的攻擊能力，開辟了密碼學(xué)和密碼分析學(xué)的新領(lǐng)域。在旁路攻擊領(lǐng)域之中，目前研究最為廣泛，成果最為突出的當(dāng)屬功耗分析攻擊，它是利用密碼設(shè)備在進(jìn)行密碼運(yùn)算時(shí)產(chǎn)生的功耗信息，來推導(dǎo)出運(yùn)算中的秘密參量。然而，在針對(duì)現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）密碼芯片進(jìn)行功耗攻擊時(shí)，由于實(shí)際電路中設(shè)置的一些解耦電容或者作為本地能量存儲(chǔ)的濾波電容以及電路中的其他電子元器件對(duì)電路板中電流變化的額外作用，往往使得測(cè)量核心部件的功率消耗很困難，即使獲取到功耗信號(hào)，由于信號(hào)中包含的是整個(gè)FPGA電路中所有元器件的功耗泄漏，因此需將密碼運(yùn)算核心部件產(chǎn)生的功耗與其他大量輔助部件產(chǎn)生的功耗進(jìn)行邏輯上的剝離，這也是非常困難的。此外，如果密碼設(shè)備采用內(nèi)置電源方式甚至使得功耗分析攻擊變得不可行。

電磁分析攻擊又稱電磁輻射攻擊（Electromagnetic Emanation Attacks），是通過測(cè)量密碼芯片在運(yùn)算期間發(fā)射的電磁信號(hào)，依據(jù)電磁場(chǎng)與內(nèi)部處理數(shù)據(jù)之間的相關(guān)性而獲取內(nèi)部秘密參量。電磁分析攻擊分為簡(jiǎn)單電磁分析（Simple ElectroMagnetic Analysis，SEMA）攻擊和差分電磁分析（Differential ElectroMagnetic Analysis，DEMA）攻擊。在進(jìn)行電磁分析攻擊時(shí)，可以用探頭探測(cè)核心部件的表面電磁輻射，直接定位于運(yùn)算部件之上，最大限度地獲取有用的旁路電磁信號(hào)，完成非入侵式攻擊[2]。

本文在SPANTAN3系列的FPGA上，自行設(shè)計(jì)完成了AES密碼電路，實(shí)現(xiàn)了針對(duì)FPGA密碼系統(tǒng)的近場(chǎng)電磁輻射分析攻擊，證明了由于整個(gè)芯片電路集成度高，導(dǎo)致敵手對(duì)芯片功耗難以測(cè)量，或者設(shè)計(jì)者實(shí)施的一些抗功耗分析攻擊對(duì)策的影響，使得功耗分析攻擊變得很困難時(shí)，敵手仍然可以通過精確定位、捕獲與數(shù)據(jù)運(yùn)算操作密切相關(guān)的電路元器件上所泄漏的電磁信息，從而最終破解密碼系統(tǒng)的密鑰。

2 密碼芯片電磁泄漏信號(hào)描述

當(dāng)前，超大規(guī)模集成電路（VLSI）芯片中應(yīng)用最多的是CMOS技術(shù)，它被廣泛運(yùn)用在微處理器、微控制器以及其他數(shù)字邏輯電路之中。對(duì)CMOS電路，電磁輻射源自于控制、I/O、數(shù)據(jù)處理或器件其他部分的電流，按照類型通常將其分為直接輻射與間接輻射[3]。對(duì)直接輻射，電磁場(chǎng)的特性取決于輻射源、源周圍的介質(zhì)和源到觀測(cè)點(diǎn)的距離，根據(jù)距輻射源的遠(yuǎn)近，其相應(yīng)的輻射區(qū)域分別稱做近場(chǎng)（小于λ/2π的區(qū)域，λ表示波長(zhǎng)）和遠(yuǎn)場(chǎng)（大于λ/2π的區(qū)域）。本文主要研究FPGA密碼芯片的近場(chǎng)直接電磁輻射。

2.1 CMOS電路直接電磁輻射

根據(jù)電磁場(chǎng)理論[4]：導(dǎo)體上存在隨時(shí)間變化的電荷和電流時(shí)，它的周圍就有隨時(shí)間變化的電場(chǎng)和磁場(chǎng)。電場(chǎng)和磁場(chǎng)是一個(gè)不可分割的整體，它們相互聯(lián)系、相互激發(fā)組成一個(gè)統(tǒng)一的電磁場(chǎng)。電磁場(chǎng)間的相互作用，在一定的條件下離開導(dǎo)體向遠(yuǎn)處運(yùn)動(dòng)，形成向自由空間傳播的電磁波，被稱為電磁輻射。可以利用畢奧-薩伐爾定律描述磁場(chǎng)變化：

其中I是在無限長(zhǎng)導(dǎo)體上的電流，μ為磁導(dǎo)率，r為電流與磁場(chǎng)間距離的向量。此外，法拉第定律表明環(huán)行探頭所處環(huán)境的任何變化會(huì)在環(huán)中產(chǎn)生感應(yīng)電動(dòng)勢(shì)：

其中N為線圈匝數(shù)，Φ為磁通量。如果假定總線可以看成是一條無限長(zhǎng)的導(dǎo)線，用畢奧-薩伐爾方程表示如下：

其中r是與線之間的距離，α?φ為與導(dǎo)線相關(guān)的單元向量。式（3）清楚地表示了探頭離目標(biāo)電路越近，測(cè)量到的磁場(chǎng)越強(qiáng)。

CMOS數(shù)字電路的基本組成單元是反相器，按圖1所示，反相器可以看做是一個(gè)推拉開關(guān)：輸入接地時(shí)切斷下面的晶體管，產(chǎn)生高電平輸出。高電平輸入時(shí)剛好相反，將輸出接地拉到低電平。當(dāng)一個(gè)比特位從0翻轉(zhuǎn)到1，或者從1翻轉(zhuǎn)到0同樣成立，反相器的NMOS管和PMOS管會(huì)導(dǎo)通一小段時(shí)間，這就導(dǎo)致一個(gè)從VDD到VSS的短暫的電流脈沖，而這個(gè)在CMOS門的輸出變化時(shí)產(chǎn)生的電流會(huì)在芯片周圍產(chǎn)生一個(gè)變化的電磁場(chǎng)，這個(gè)變化的電磁場(chǎng)可以用感應(yīng)探頭檢測(cè)到。

圖1 反相器原理圖

根據(jù)楞次定律，變化的磁場(chǎng)將在閉合導(dǎo)體中產(chǎn)生電流，探頭中的感應(yīng)電動(dòng)勢(shì)取決于磁通量的變化率，其表示如下：

其中v表示探頭的輸出電壓，ΦB表示探頭感應(yīng)的磁通量，t表示時(shí)間，B表示磁場(chǎng)，而A表示磁力線穿透的區(qū)域面積。基于安培定理的麥克斯韋方程將磁場(chǎng)的產(chǎn)生表示如下：

其中J表示電流密度，E表示電場(chǎng)，ε表示電導(dǎo)率而μ表示磁導(dǎo)率。式（4）和式（5）說明探頭的輸出電壓V與電流密度J和電場(chǎng)E成正比，也就是和翻轉(zhuǎn)的晶體管數(shù)量成正比，即在一定時(shí)間內(nèi)通過物理旁路泄漏的數(shù)據(jù)取決于該時(shí)間內(nèi)從一個(gè)狀態(tài)到另一個(gè)狀態(tài)的翻轉(zhuǎn)數(shù)[5]。

2.2 FPGA近場(chǎng)電磁輻射模型

現(xiàn)實(shí)中，由于集成電路芯片結(jié)構(gòu)的差異，無法構(gòu)建統(tǒng)一的電磁輻射模型。文中以SPANTAN3系列的FPGA為例，對(duì)其進(jìn)行近場(chǎng)電磁輻射的建模。

SPANTAN3系列的FPGA的物理結(jié)構(gòu)一般被分成八個(gè)區(qū)（banks），每個(gè)區(qū)內(nèi)都有內(nèi)核電源（VCCINT）引腳和地（GND）引腳。如圖2（a）所示，分析FPGA的內(nèi)部電流特性時(shí)，可以認(rèn)為在FPGA工作時(shí)，電流是從一個(gè)區(qū)的電源引腳（VCCINT）開始流動(dòng)，通過區(qū)內(nèi)電路，到該區(qū)的地（GND）引腳結(jié)束。近似的，可以認(rèn)為FPGA中的電流從電源到地形成了許多的小的環(huán)形循環(huán)。如圖2（b）所示，因此可以將這些環(huán)形電流建模為基本的磁偶極子。如果假設(shè)環(huán)的媒介對(duì)電磁是沒有損耗的，并且認(rèn)為電流環(huán)位于x-y平面，則環(huán)形磁偶極子的電磁場(chǎng)由式（6）進(jìn)行定義。

圖2 FPGA分區(qū)和內(nèi)部電流流動(dòng)示意圖

其中，Zc是媒介的特性阻抗。在空氣中它等于120π，kg表示波數(shù)，A表示環(huán)的面積，I是通過環(huán)的電流，r是從環(huán)中心到電磁點(diǎn)的距離。當(dāng)測(cè)量近場(chǎng)電磁輻射時(shí)，它可以表示為式（7）：

從式（7）可以得出FPGA近場(chǎng)輻射特性兩個(gè)重要的結(jié)論：（1）場(chǎng)強(qiáng)依賴于數(shù)據(jù)的變化（即依賴于電流強(qiáng)度）。（2）場(chǎng)的方向直接依賴于電流的方向。

為測(cè)得磁場(chǎng)信號(hào)，應(yīng)該使用磁場(chǎng)感應(yīng)探頭測(cè)量FPGA的近場(chǎng)輻射，接收FPGA近場(chǎng)輻射電磁波。探頭的輸出電壓能夠被示波器進(jìn)行采集，并進(jìn)行數(shù)字化存儲(chǔ)。另外，根據(jù)式（4）、式（7）可知，如果FPGA被建模為一系列磁偶極子的集合，每個(gè)磁偶極子輻射不同的電磁信號(hào)，那么磁偶極子的位置，方向及采集探頭的位置對(duì)電磁域的測(cè)量都是有影響的。這將直接影響電磁分析攻擊的效果及所需樣本量的大小。因此，應(yīng)該在電磁分析攻擊中充分考慮采集探頭在FPGA表面所處的采集位置。

3 差分電磁分析攻擊原理

以AES為例，首先作如下定義：

（1）N個(gè)隨機(jī)的明文輸入ti(1≤i≤N)；

（2）K表示真實(shí)子密鑰，ks(1≤s≤Μ)表示敵手第s種猜測(cè)子密鑰，共包含Μ種猜測(cè)情況；

（3）p(ti)(1≤i≤N)為第i個(gè)明文加密所對(duì)應(yīng)的電磁輻射曲線。

圖3所示為差分電磁分析攻擊原理示意圖，共分為3個(gè)模塊。

模塊1分析中，敵手選擇S盒輸出(Sbοx)i中與電磁輻射信息密切相關(guān)的中間值di，即對(duì)應(yīng)的猜測(cè)子密鑰所計(jì)算的一位或多位假設(shè)中間值，示為：

圖3 差分電磁分析攻擊原理示意圖

模塊2旁路信號(hào)與芯片內(nèi)部運(yùn)算數(shù)據(jù)之間的相關(guān)性模型是聯(lián)系數(shù)據(jù)和芯片電磁輻射信號(hào)的紐帶，對(duì)敵手而言，需對(duì)選取的所有中間值結(jié)果進(jìn)行數(shù)據(jù)相關(guān)性泄漏模型的構(gòu)建。最后，根據(jù)模型計(jì)算假設(shè)中間值，把對(duì)應(yīng)的電磁輻射曲線進(jìn)行不同的劃分。文中采用的旁路信號(hào)數(shù)據(jù)相關(guān)性模型為漢明重量模型[6]。

模塊3敵手依據(jù)均值差統(tǒng)計(jì)分析結(jié)果判斷所猜測(cè)的子密鑰正確與否，若猜測(cè)子密鑰正確，則所選假設(shè)中間值在其處理數(shù)據(jù)的區(qū)域會(huì)對(duì)芯片的電磁輻射表現(xiàn)出明顯的影響效果，即明顯尖峰的出現(xiàn)。通常，差分曲線幅值最大的就是影響效果最突出的，其對(duì)應(yīng)的猜測(cè)子密鑰也就應(yīng)該是最可能的正確子密鑰。用Dp表示基于假設(shè)中間值的電磁輻射影響效果曲線，即差分曲線，f[]表示一確定函數(shù)，用于計(jì)算差分曲線的幅值，可形式化表達(dá)為：

4 設(shè)計(jì)實(shí)現(xiàn)

AES是當(dāng)前國際上最流行的商用對(duì)稱加密算法，其前身是Rijindael算法[7]。AES算法是一個(gè)使用可變分組和密鑰長(zhǎng)度基于有限域運(yùn)算的迭代分組密碼。本文針對(duì)128 bit AES密碼算法結(jié)構(gòu)，完成了AES的FPGA電路設(shè)計(jì)，對(duì)算法一輪的四個(gè)操作：S盒（SubBytes）、ShiftRows、MixColumn、AddRoundKey分別進(jìn)行了實(shí)現(xiàn)。

AES密碼算法的整體十輪迭代過程電路設(shè)計(jì)采用流水線結(jié)構(gòu)，并增加串、并轉(zhuǎn)換接口模塊作為密碼算法模塊的輸入輸出端。FPGA內(nèi)部設(shè)計(jì)頂層結(jié)構(gòu)如圖4所示，Receive模塊負(fù)責(zé)接收計(jì)算機(jī)串口發(fā)送到開發(fā)板上的數(shù)據(jù)即明文，并對(duì)數(shù)據(jù)進(jìn)行重新組裝；Aes_enc是實(shí)現(xiàn)AES算法的主體模塊，完成AES的加密計(jì)算；Send模塊負(fù)責(zé)將加密好的密文“拆裝”成可以用串口發(fā)回計(jì)算機(jī)的串行數(shù)據(jù)，并將數(shù)據(jù)輸出至計(jì)算機(jī)。

圖4 FPGA頂層設(shè)計(jì)圖

在設(shè)計(jì)中，加入了FPGA的DCM時(shí)鐘模塊，將AES加密/解密運(yùn)算時(shí)間降至了5 MHz時(shí)鐘，降低了FPGA的運(yùn)算速度，以利于示波器對(duì)數(shù)據(jù)的采集，整個(gè)設(shè)計(jì)占用了1 239個(gè)Slices，815個(gè)寄存器，與此相關(guān)設(shè)計(jì)可參考文獻(xiàn)[8]。

實(shí)驗(yàn)平臺(tái)由FPGA密碼系統(tǒng)（采用Xilinx公司的SPANTAN3系列的90 nm技術(shù)的SRAM型FPGA：XC3S400芯片作為分析對(duì)象）、示波器（Tektronix DPO4032）、穩(wěn)壓電源、電磁信號(hào)采集探頭（RF-B3-2磁場(chǎng)探頭）、放大器（PA303，放大倍數(shù)30 dB）及PC機(jī)（Pentium IV4 2.8 GHz，160 GB HDD，1 GB DDR RAM，USB及RS232接口）組成。電磁探頭將接收到的FPGA電磁信號(hào)傳送給示波器進(jìn)行采集，并通過USB傳輸?shù)絇C機(jī)存儲(chǔ)，示波器的采集過程由PC機(jī)上用LabView編寫的虛擬儀器控制平臺(tái)實(shí)現(xiàn)自動(dòng)控制，整個(gè)控制流程為：

（1）虛擬儀器控制平臺(tái)首先初始化示波器，設(shè)置采集參數(shù)，并通過RS232接口給FPGA提供隨機(jī)明文輸入。

（2）當(dāng)FPGA接收到明文后，密碼電路工作，進(jìn)行加密計(jì)算，并將密文數(shù)據(jù)回送給PC機(jī)，同時(shí)觸發(fā)示波器記錄探頭的電磁信號(hào)輸出，虛擬儀器控制平臺(tái)控制示波器實(shí)時(shí)向PC機(jī)傳輸信號(hào)數(shù)據(jù)，PC機(jī)存儲(chǔ)數(shù)據(jù)。然后重復(fù)上述過程，實(shí)現(xiàn)數(shù)據(jù)采集的完全自動(dòng)化。

（3）在采集數(shù)據(jù)完成以后，在PC機(jī)上用C++或MATLAB編寫的信號(hào)處理與分析軟件進(jìn)行數(shù)據(jù)分析從而獲取密鑰。

5 近場(chǎng)電磁探頭的定位

將AES密碼電路裝載進(jìn)FPGA，AES密碼電路進(jìn)行加密計(jì)算，利用近場(chǎng)電磁探頭，通過放大器接入示波器，在示波器上觀測(cè)到AES密碼電路運(yùn)算的電磁信號(hào)如圖5所示。

圖5 未進(jìn)行掃描定位的AES十輪計(jì)算電磁信號(hào)

通過對(duì)密碼電路運(yùn)算進(jìn)行的簡(jiǎn)單電磁分析，從圖5中明顯可以看到，電磁信號(hào)顯示了AES的十輪計(jì)算過程，十輪AES加密形成了重復(fù)的模式。十輪計(jì)算電磁信號(hào)的能量幅度大約是40 mV。除此之外，也可以看到除十輪計(jì)算的電磁信號(hào)以外，還出現(xiàn)了周期性的噪聲信號(hào)，并且其能量幅度最高達(dá)到100 mV。對(duì)周期噪聲信號(hào)進(jìn)行分析，認(rèn)為該周期噪聲是由于FPGA內(nèi)部本身的主動(dòng)配置電路所產(chǎn)生的。由于其幅度明顯大于AES十輪計(jì)算所產(chǎn)生的電磁信號(hào)幅度，并且通過對(duì)AES多次加密計(jì)算的電磁信號(hào)進(jìn)行觀測(cè)，可以發(fā)現(xiàn)該噪聲信號(hào)隨機(jī)出現(xiàn)在AES十輪加密計(jì)算過程中，如果運(yùn)用統(tǒng)計(jì)分析大樣本量平均的方法去消除該噪聲信號(hào)，則需要的樣本量將非常大，并且效果并不理想，嚴(yán)重影響電磁信號(hào)分析的信噪比。

對(duì)此，采用逐點(diǎn)電磁掃描方法對(duì)FPGA表面電磁采集點(diǎn)進(jìn)行定位，確定最佳電磁輻射采樣點(diǎn)的位置，即與運(yùn)算數(shù)據(jù)密切相關(guān)的電磁輻射信息泄漏點(diǎn)，同時(shí)泄漏點(diǎn)必須滿足既使周期噪聲信號(hào)最小，又使十輪計(jì)算的電磁信號(hào)較明顯這兩個(gè)要求。電磁掃描儀的步進(jìn)距離為1 mm，對(duì)FPGA表面每一位置點(diǎn)的電磁信號(hào)進(jìn)行掃描，觀測(cè)示波器上的電磁信號(hào)曲線，定位最佳測(cè)量點(diǎn)。圖6為FPGA平面掃描示意圖，顯示了定位點(diǎn)的精確坐標(biāo)位置。

圖6 FPGA平面掃描示意圖

在進(jìn)行掃描定位后，用探頭采集AES十輪計(jì)算電磁信號(hào)。如圖7所示，可以看出FPGA本身的周期噪聲電磁信號(hào)幅度要低于十輪加密計(jì)算所產(chǎn)生的電磁信號(hào)幅度，不影響實(shí)際的電磁分析攻擊。

圖7 進(jìn)行掃描定位采集的AES十輪計(jì)算電磁信號(hào)

6 實(shí)驗(yàn)結(jié)果及結(jié)論

利用電磁探頭對(duì)FPGA中AES密碼電路加密過程中的電磁信號(hào)進(jìn)行采集完成以后，在42 000個(gè)樣本的條件下，對(duì)所采集的電磁信號(hào)進(jìn)行差分電磁分析。如圖8所示為對(duì)AES中S1盒進(jìn)行差分電磁攻擊后的情況圖，分別列出了正確猜測(cè)子密鑰（也即是真實(shí)子密鑰）0x36及錯(cuò)誤猜測(cè)子密鑰0x50，0x85，0xFA所對(duì)應(yīng)的差分電磁曲線，可以觀察到在正確猜測(cè)子密鑰對(duì)應(yīng)的電磁差分曲線上出現(xiàn)了明顯的尖峰，而錯(cuò)誤猜測(cè)子密鑰對(duì)應(yīng)的差分曲線則趨于平緩。據(jù)此，可成功得出第一個(gè)真實(shí)子密鑰值。

圖8 正確猜測(cè)子密鑰與錯(cuò)誤猜測(cè)子密鑰對(duì)應(yīng)的電磁差分曲線

同理，利用一組電磁輻射曲線可恢復(fù)出AES中剩余15個(gè)S盒的真實(shí)子密鑰，最后各子密鑰拼接，可得到完整的128 bit密鑰。

因此，利用FPGA密碼芯片運(yùn)行時(shí)泄漏的電磁輻射，通過旁路攻擊手段，能夠直接獲取其中的秘密信息，采用文中所提出的對(duì)密碼芯片近場(chǎng)電磁輻射精確定位的方法，能克服攻擊中噪聲的影響，提高信號(hào)信噪比，進(jìn)而破解密碼系統(tǒng)的密鑰。

[1]Zhou Yongbin，F(xiàn)eng Dengguo.Side-channel attacks：ten years after its publication and the impacts on cryptographic module security testing[EB/OL].[2011-10-26].http：//eprint.iacr.org/ 2005/388.pdf.

[2]Prpic M.Reverse engineering of Java card applets[D].Faculty of Informatics，Masaryk University，Brno，2010.

[3]Agrawal D，Archambeault B，Rao J R，et al.The EM side-channel（s）：attacks and assessment methodologies[C]//Proceedings of the 4th International Workshop on Cryptographic Hardware and Embedded Systems（CHES），2003，2523：29-45.

[4]張三慧.電磁學(xué)[M].北京：清華大學(xué)出版社，1999.

[5]陳志敏.安全芯片旁路功耗分析及抗攻擊措施[D].上海：上海交通大學(xué)，2007.

[6]Brier E，Clavier C，Olivier F.Correlation power analysis with a leakage model[C]//Cryptographic Hardware Embedded System-CHES 2004.Boston：Springer-Verlag，2004：16-29.

[7]National Institute of Standards and Technology.FIPS-197 Advanced encryption standard[S].Gaithersburg：National Institute of Standards and Technology，2001.

[8]鄒程，張鵬，鄧高明，等.AES密碼電路抗差分功耗分析設(shè)計(jì)[J].計(jì)算機(jī)工程與應(yīng)用，2009，45（36）：63-65.

CHEN Kaiyan1,YU Hao1,ZOU Cheng1,WU Hengxu2

1.Department of Computer Engineering,Ordnance Engineering College,Shijiazhuang 050003,China
2.Unit 78086 of PLA,China

To do research for physical information leaked by Electromagnetic（EM）radiations from Field Programmable Gate Arrays（FPGA）cipher chip during its operation,this paper analyzes the principle of direct electromagnetic emanations for Complementary Metal-Oxide-Semiconductor（CMOS）circuit,and then a near- fi eld leakage model about FPGA is designed.According to this model,the technique,EM scanning,is used to tackle the problem of the localization of the spatial position of the cryptoprocessor,in putting an electricmagnetic near- fi eld sensor above the chip.Moreover,Advanced Encryption Standard（AES）circuit is completed based on FPGA cryptosystem and Differential ElectroMagnetic Analysis（DEMA）is introduced.As a result,practical experiment has shown that an attacker can extract the secret 128-bit key using 42000 traces of AES cryptographic device under the condition of having localized the optimal leaking spots characterized by mostly data-dependent EM emissions.

cipher chip;near-field;Electromagnetic（EM）radiations;Differential ElectroMagnetic Analysis（DEMA）;Advanced Encryption Standard（AES）;Field Programmable Gate Arrays（FPGA）

為探究現(xiàn)場(chǎng)可編程門陣列（FPGA）密碼芯片運(yùn)行時(shí)電磁輻射造成的涉密信息泄漏情況，研究了互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）電路直接電磁輻射的原理，構(gòu)建了FPGA密碼芯片的近場(chǎng)電磁輻射模型。根據(jù)這個(gè)模型，探討了近場(chǎng)電磁輻射測(cè)量點(diǎn)的選取，采用電磁掃描的方法解決了電磁探頭在FPGA表面電磁信號(hào)采集的定位問題。此外，在闡釋了差分電磁分析（DEMA）攻擊原理的同時(shí)，完成了高級(jí)加密標(biāo)準(zhǔn)（AES）的FPGA電路設(shè)計(jì)，針對(duì)FPGA密碼系統(tǒng)的DEMA攻擊實(shí)驗(yàn)表明，通過電磁掃描找到最佳測(cè)量點(diǎn)，在42 000個(gè)樣本的條件下能成功破解AES密碼電路的128 bit密鑰。

密碼芯片；近場(chǎng)；電磁輻射；差分電磁分析；高級(jí)加密標(biāo)準(zhǔn)；現(xiàn)場(chǎng)可編程門陣列

A

TP309

10.3778/j.issn.1002-8331.1112-0492

CHEN Kaiyan,YU Hao,ZOU Cheng,et al.Differential ElectroMagnetic analysis attacks on FPGA cipher chip in near field.Computer Engineering and Applications,2013,49（18）：89-93.

國家自然科學(xué)基金（No.60940019）；河北省自然科學(xué)基金（No.F2012506008）；軍械工程學(xué)院原始創(chuàng)新基金（No.YSCX0903）。

陳開顏（1970—），女，博士，副教授，碩士生導(dǎo)師，主要研究領(lǐng)域?yàn)樾畔踩挥嗪疲?987—），男，碩士研究生，主要研究領(lǐng)域?yàn)樾畔踩秽u程（1980—），男，博士，主要研究領(lǐng)域?yàn)殡姶判畔z測(cè)與主動(dòng)防護(hù)技術(shù)；吳恒旭（1983—），男，碩士，主要研究領(lǐng)域?yàn)樾畔踩-mail：ouyangyh2010@163.com

2011-12-26

2012-03-29

1002-8331（2013）18-0089-05

CNKI出版日期：2012-05-22 http://www.cnki.net/kcms/detail/11.2127.TP.20120522.1108.006.html