基于坐標系變換的并網鎖相環性能分析

楊國韜 孫志毅 劉立群

(太原科技大學電子信息工程學院，山西 太原 030024)

0 引言

目前，在電力電子裝置中廣泛應用的鎖相環一般分為兩種方法。其中一種方法是采用硬件電路檢測電網電壓過零點求得相位差信號，然后用硬件或軟件實現鎖相［1－2］。但由于每個工頻周期內電網電壓只有兩個過零點，限制了鎖相速度，而且電網電壓本身的畸變和檢測電路的各種干擾信號，使硬件鎖相環電路很難準確檢測到過零點，從而使輸出的相位信號產生振蕩。另一種方法是基于同步旋轉坐標變換的軟件鎖相環(software phase-locked loop，SPLL)，常用的包括單同步坐標系軟件鎖相環(single synchronous reference frame software phase-locked loop，SSRF-SPLL)［3］、雙同步解耦軟件鎖相環(decoupled double synchronous reference frame software phase-locked loop，DDSR-SPLL)［4］和增強型軟件鎖相環(enhanced phase-locked loop single synchronous reference frame software phase locked loop，EPLL-SSRF-SPLL)［5］。

鎖相環算法的優劣直接決定了發電系統并網能力的好壞。針對目前常見的三種基于d-q坐標變換的鎖相環算法，有必要分析它們在不同電網故障下的并網能力和優缺點，特別是在電網電壓存在畸變或者不平衡的情況下，選取最適合的鎖相技術可以有效提高系統并網能力。

1 三種鎖相環原理及模型

1.1 SSRF-SPLL 原理

單同步坐標系軟件鎖相環(SSRF-SPLL)算法是基于跟蹤電網正序分量而提出的。當電網平衡或者頻率突變、電壓偏轉等電壓不平衡時，該算法能夠實現迅速鎖定頻率和相位［6］。其具體算法為:首先將由三相電網電壓ua、ub、uc所在的三維坐標系轉換到兩維靜止坐標系 α-β上;然后通過旋轉坐標系，使得兩維靜止坐標系α-β變換為兩維動態坐標系d-q，坐標系d-q以ω'的角速度逆時針旋轉。SSRF-SPLL矢量圖和模型圖如圖1所示。

圖1 SSRF-SPLL矢量圖和模型圖Fig.1 Vector and model diagrams of SSRF-SPLL

假設電網電壓矢量us的幅值不變，使us與d軸同向，可以實現鎖相的效果。為了使us與d軸同向，可以讓us在q軸上的投影為0。當電網電壓頻率或相位突變時，us與d軸之間的夾角不再為0。為了使之為0，以達到鎖相效果，可以采取措施使得θ=ω't。

1.2 DDSRF-SPLL 原理

根據對稱分量法，可以將電網電壓矢量us表述為正序分量、負序分量和零序分量的合成［8］，即。同時可進一步將三相電壓表示為:

式中:φ+1、φ－1、φ0分別為正序、負序、零序基波電壓的初始相位角。

將三相靜止坐標系變換到兩相靜止坐標系后，可以得到α-β的坐標系:

計算得到零序分量在變換后為0，所以可以將式(4)進一步簡化為式(5):

DDSRF-SPLL矢量圖如圖2所示。

圖2 DDSRF-SPLL矢量圖Fig.2 Vector diagram of DDSRF-SPLL

圖2顯示了一個靜止的坐標系和兩個轉動的坐標系。在α-β的坐標系上，電壓矢量us可分解為以角頻率ω旋轉的正序電壓分量和以角頻率為－ω旋轉的負序電壓分量us－1組成，即兩個分別以角頻率ω和－ω旋轉的坐標系 d+1-q+1以及坐標系 d－1-q－1，旋轉過的角度分別為θ'、－θ'。通過對坐標系的旋轉，使得兩相靜止坐標系轉換為兩相轉動的坐標系。

根據單同步鎖相環原理可知，當鎖相環路鎖相、us+1與正序分量d+1軸接近時，θ'≈θ。經過坐標系旋轉，可以得到:

基于式(8)、式(9)構建的網絡框圖如圖3所示。

圖3 網絡1示意圖Fig.3 Schematic diagram of network 1

1.3 EPLL-SSRF-SPLL 原理

單同步坐標系軟件鎖相環在電壓不穩定時表現很不理想，可以采取的方法是先將三相電壓中的正序電壓提取出來，從而消除負序電壓對鎖相環的影響，提升鎖相環在不平衡電壓條件下的鎖頻、鎖相能力［9］。提取正序電壓的轉換矩陣如下:

將a代入式(10)中，可以得到:

式中:S90為順時針移動相位90°。

及時準確求取 ua、ub、uc，濾除各種干擾因素后的還原電壓(鎖相環輸出電壓)以及它們的正交向量S90ua、S90ub、S90uc顯得尤為關鍵。

增強型鎖相環(EPLL)由鑒相器、環路濾波器和壓控振蕩器等組成［10］，用于求取各相電壓還原電壓及其正交分量的網絡本身，其示意圖如圖4所示。使用這種增強型的鎖相環路的目的就是能夠對三相電壓進行“過濾”，使其接近三相平衡電壓的基波分量，從而增強鎖相環的抗干擾性能。

圖4 EPLL框圖Fig.4 Block diagram of EPLL

2 電網電壓檢測仿真分析

2.1 電網電壓理想

在電網正常的情況下，SSRF-SPLL、EPLL-SSRFSPLL與DDSRF-SPLL的頻率和相位鎖定曲線如圖5所示。

圖5 理想情況下頻率、相位鎖定曲線Fig.5 Frequency and phase lock under ideal conditions

鎖相、鎖頻速度在很大程度上受到鎖相環中PI環節參數的影響。本文通過設置相同的PI參數，使得三種鎖相方法的濾波環節條件相同，這樣便于達到對比的效果。其中，環路濾波器參數為Kp=10、Ki=802。

從圖5可以看出，三種軟件鎖相方法均能快速鎖定市電50 Hz的頻率及其相位。由于DDSRF-SPLL使用了正負序解耦算法和低通濾波器環節，EPLL-SSRFSPLL中間嵌套了一個鎖相環EPLL，導致三種方法鎖相速度有所差異，其中SSRF-SPLL結構最簡單、速度最快，DDSRF-SPLL次之，EPLL-SSRF-SPLL較慢。

2.2 單相電壓跌落

電網故障中，電壓跌落經常會對工業生產和生活用電造成很大的危害，現對單相電壓跌落的情況進行仿真。假設A相短路跌落到0，B、C兩相為正常電壓311 V，則三種算法的鎖頻、鎖相情況如圖6所示。

圖6 單相電壓跌落情況下頻率、相位鎖定對比Fig.6 Comparison of frequency and phase lock under single phase voltage dropping condition

從圖6(a)可以看出，EPLL-SSRF-SPLL與DDSRFSPLL都能夠迅速鎖定頻率，但SSRF-SPLL卻發生了幅度較大的振蕩，不能很好地鎖定頻率;從圖6(b)可以看出，SSRF-SPLL相位鎖定性能不佳，遠不及能夠迅速準確而鎖定相位的EPLL-SSRF-SPLL與DDSRF-SPLL算法。

SSRF-SPLL、EPLL-SSRF-SPLL與 DDSRF-SPLL三種軟件鎖相方法在單相接地情況下的還原電壓對電網A相的跟蹤效果如圖7所示。

圖7 在單相電壓跌落情況下的電壓還原效果Fig.7 Voltage recovery results under single phase voltage dropping condition

從圖7可以看出，即便在A相電壓為0 V的情況下，EPLL-SSRF-SPLL與DDSRF-SPLL也能夠依據自己算法的優越性還原出A相電壓，而SSRF-SPLL卻不能做到較為準確的還原。

2.3 兩相電壓跌落

因三相電壓不平衡而出現兩相跌落的情況也很多見，仿真時假設A相電壓正常(311 V)、B相跌落30%(218 V)、C相跌落50%(156 V)。對三種鎖相算法鎖頻、鎖相效果進行對比，對比結果如圖8所示。

從圖8(a)可以看出，EPLL-SSRF-SPLL與DDSRFSPLL都能夠迅速鎖定頻率，但SSRF-SPLL卻發生了幅度較大的振蕩，不能鎖定頻率。同樣，圖8(b)中，SSRFSPLL相位出現抖動波動，而 EPLL-SSRF-SPLL與DDSRF-SPLL算法能夠迅速準確地鎖定相位。

圖8 兩相電壓跌落時頻率、相位鎖定情況Fig.8 Comparison of frequency and phase lock at two-phase voltage dropping

兩相電壓跌落時跟蹤效果如圖9所示。

圖9 兩相電壓跌落時跟蹤效果對比Fig.9 Comparison of tracking results at two-phase voltage dropping

與圖9(b)和9(c)中還原電壓相比，圖9(a)中還原電壓雖然與A相電壓比較接近，但在圖9(a)中還原電壓無法像圖9(b)和9(c)一樣很好地還原A相電壓。這是由SSRF-SPLL頻率和相位波動造成的。由此可以得出結論，在兩相電壓跌落情況下SSRF-SPLL鎖相性能不佳。

2.4 頻率突變

當頻率在0.04～0.2 s發生突變(頻率從50 Hz突減到40 Hz)時，SSRF-SPLL、EPLL-SSRF-SPLL與 DDSRFSPLL的鎖頻、鎖相效果如圖10所示。

圖10 頻率突變情況下頻率、相位鎖定Fig.10 Frequency and phase lock at frequency mutation

從圖10可以看出，三種方法在頻率突變情況下頻率和相位都能在較短時間內跟上相應電壓，由于兩個正弦函數(還原電壓和A相電壓)頻率和相位相等，使得還原電壓必定能跟上A相電壓。

2.5 電壓偏移

假設三相電壓整體向上偏轉30 V，頻率和相位鎖定情況如圖11所示。

圖11 電網電壓偏轉情況下頻率、相位鎖定對比Fig.11 Comparison of frequency and phase lock at grid voltage deflection

由圖11可以看出，SSRF-SPLL和DDSRF-SPLL能夠在這種情況下迅速實現頻率和相位的鎖定，而EPLL-SSRF-SPLL卻不能有效并快速地鎖定。

SSRF-SPLL、EPLL-SSRF-SPLL、DDSRF-SPLL 三種軟件鎖相方法在電壓偏轉情況下的還原電壓對電網A相的跟蹤效果如圖12所示。

圖12 電壓偏轉情況下跟蹤效果Fig.12 The tracking results at voltage deflection

由圖12可以看出，EPLL-SSRF-SPLL不能有效地跟蹤電網電壓，而SSRF-SPLL和DDSRF-SPLL卻能較好地鎖定電網頻率和相位。

3 結束語

本文簡述了單同步坐標系軟件鎖相環、雙同步坐標系軟件鎖相環以及增強型軟件鎖相環的基本原理，并通過所建立的仿真模型，分析對比了三種鎖相環的電網監測能力。

當三相電壓平衡時，三種鎖相環都能夠鎖相，在相同的PI參數條件下，單同步坐標系軟件鎖相環鎖相最快。單同步坐標系軟件鎖相環在正序電壓檢測性能方面表現很好，速度也很快。但當含有負序分量的情況如電網電壓單相短路、雙相跌落及諧波注入時，單同步坐標系軟件鎖相環不能準確鎖相;而當電壓發生偏移時，雙同步坐標系軟件鎖相環要比增強型軟件鎖相環效果好。雙同步坐標系軟件鎖相環對各種不同電壓狀況的適應能力要更強些，并能夠較準確且較快速地實現電壓頻率相位的跟蹤監測。

［1］李波，姬勞.基于FPGA的三相電壓過零點高精度檢測［J］.低壓電器，2006(6):51 －55.

［2］郭雨梅，周曉章，陳曦.基于FPGA的新型數字鎖相倍頻方法［J］.儀表技術與傳感器，2010(5):60－62.

［3］ Chung S.A phase tracking system for three phase utility interface inverters［J］.IEEE Transactions on Power Electronics，2000，15(3):431－438.

［4］ Pedro R，Josep P，Joan B.Decoupled double synchronous reference frame PLL for power converters control［J］.IEEE Transactions on Power Electronics，2007，22(2):584 －592.

［5］田桂珍，王生鐵，林百娟.基于d-q變換的改進型鎖相環設計［J］.內蒙古工業大學學報:自然科學版，2009，28(1):64－68.

［6］張治俊，李輝，張煦，等.基于單/雙同步坐標系的軟件鎖相環建模和仿真［J］.電力系統保護與控制，2011，39(11):138 －144.

［7］周鵬，賀益康，胡家兵.電網不平衡狀態下風電機組運行控制中電壓同步信號的檢測［J］.電工技術學報，2008，23(5):108 －113.

［8］田桂珍，王生鐵，林百娟，等.電壓不平衡時風電系統中基于雙同步變換的鎖相環設計［J］.電氣傳動，2010，40(7):53 －57.

［9］張煦，周小鈴，王亞飛，等.電網電壓非理想工況下的軟件鎖相環比較與研究［C］//重慶市電機工程學會2010年學術會議，2010:845－850.

［10］徐健飛，龐浩，王贊基，等.新型全數字鎖相環的邏輯電路設計［J］.電網技術，2006，30(13):81－84.