高壓開關機械特性測試儀校驗裝置的研制

肖 鵬，王 林，余曉曦

（中國測試技術研究院電子研究所，四川 成都 610021）

0 引 言

為保證高壓開關安全運行，必須用高壓開關機械特性測試儀對其機械特性進行測試，了解高壓開關的各種參數是否正常，從而進行相應的維護檢修。高壓開關機械特性測試儀能夠對高壓開關的合、分閘時間、彈跳時間、速度、行程等參數進行測量[1]。由于行程便于校驗，速度則是根據行程和時間參數來確定的，所以測試儀最主要的技術指標就是時間參數的準確度。目前，測試儀沒有專用標準器，各生產廠家所用的校驗方法也不盡相同[2-3]。

針對這種現狀研制了高壓開關機械特性測試儀的校驗裝置，可對高壓開關機械特性測試儀的各時間參數進行校準。本裝置應用CPLD和MCU聯合控制機制，通過MCU控制高速切換開關來模擬高壓開關合閘、分閘以及彈跳動作，同時利用CPLD高速計時的特點，對整個合、分閘及彈跳時間等進行校準。

1 原理及功能概述

本裝置由AVR微控制器、CPLD控制電路、人機接口電路（鍵盤和液晶）、觸頭動作模擬器電路和動作觸發隔離電路等組成。其系統結構如圖1所示。AVR微控制器將設定好的動作方式與時間通過SPI總線方式傳遞給CPLD，由CPLD內部的邏輯來控制觸頭動作模擬器進行動作。當高壓開關機械特性測試儀啟動測試信號后，通過隔離單元觸發CPLD依據設定時間控制觸頭動作模擬器做預定動作，然后CPLD依據反饋信號開始計時，同時高壓開關特性測試儀檢測觸頭電壓信號從而進行校準。下面以合、分閘時間和彈跳時間分析裝置的工作過程。

圖1 系統結構圖

1.1 合、分閘時間校驗

當校驗裝置模擬合閘動作時，具體工作時序如圖2所示。觸頭初始狀態處于開路狀態，即兩觸頭（A+、A-）間為高電平；當測試儀發出合閘信號時，測試儀產生一個正脈沖，從脈沖的上升沿T0時刻開始計時，當設置的合閘時間T1時刻到來時，由CPLD發出控制信號CPLD_A，控制觸頭模擬器兩觸頭（A+、A-）導通，使得兩觸頭間電平處于邏輯低電平，從而觸發測試儀完成合閘時間測試。由于觸頭模擬器電路有一定的延時，實際合閘時間不是T1-T0而是T2-T0，所以必須利用觸頭合閘反饋信號CPLD_FA對合閘時間進行回測，利用CPLD門電路的特點，依據時序在CPLD中設計計數邏輯，對高精度的有源晶振進行計數，從而得到標準合閘時間。分閘時間校準過程與上述原理一樣。

圖2 合閘時間的工作時序

1.2 彈跳時間校驗

校驗裝置模擬彈跳動作時，具體工作時序如圖3所示。觸頭間初始狀態處于開路狀態，即兩觸頭（A+、A-）間為高電平；當測試儀發出合閘信號，從脈沖的上升沿T0時刻開始計時，當設置的合閘時間T1時刻到來時，由CPLD發出控制信號CPLD_A產生一個脈沖抖動信號，控制觸頭模擬器兩觸頭（A+、A-）先導通，再閉合，最后再導通，使得兩觸頭（A+、A-）間電平從T2時刻的高電平變為低電平，T3時刻又變為高電平，T5時刻又變為邏輯低電平，從而觸發測試儀完成合閘時間測試。由于觸頭模擬器電路有一定的延時，實際彈跳時間不是T5-T2而是T4-T1，所以必須利用觸頭合閘反饋信號CPLD_FA對合閘時間進行回測。裝置模擬了從校準正脈沖上沿出現時開始的開關觸頭閉合的接觸振蕩，至正脈沖下沿出現時刻的觸頭最后一次分離后的重新接觸，符合有關標準對合閘彈跳時間的定義。

圖3 彈跳時間的工作時序

測試儀可對被測開關的合、分閘時間、三相不同期時間、彈跳時間等參數進行測量，基本量是合閘分閘時間和彈跳時間，其他量可通過基本量運算后得出。因此該校驗裝置設計了A、B、C三路觸頭模擬電路和相應的時間測量電路，根據設置三路不同的合閘時間，便可以得到三相不同期的時間參數。

2 關鍵單元電路的設計分析

2.1 觸頭動作模擬器和隔離單元

合、分閘和彈跳時間都是根據高壓開關觸頭電平變化得到的，觸頭電壓是由測試儀提供的（一般為12VDC），本裝置的觸頭動作模擬器通過控制光繼電器AQV221的通斷來模擬高壓開關觸頭電平的變化，從而模擬高壓開關的合、分閘及彈跳的動作，具體電路如圖4所示。AQV221具有動作迅速（0.1ms）、導通電阻小（0.1Ω）、隔離度高（1000MΩ）而且沒有機械振動等特點，特別適合模擬高壓開關觸頭電壓的變化。

當CPLD_A為低電平時，AQV221輸出端子（3、4管腳）間開路，測試儀兩觸頭（A+、A-）間為高電平；當CPLD_A為高電平時，AQV221輸出端子（3、4管腳）間短路，同時觸發高速光耦6N137導通，測試儀兩觸頭（A+、A-）間為低電平。圖4中的6N137用來實測模擬觸頭電平變化的反饋信號。

圖4 觸頭動作模擬器電路

測試儀觸發計時信號采用高速光耦6N137進行隔離，由于采用高速光耦6N137，該光耦導通時間是納秒級，所以對于0.01ms的校準可以忽略不計。這樣不僅不會影響測量的精度，同時還實現了校準裝置與測試儀的電氣隔離。具體電路如圖5所示。

圖5 觸發隔離電路

2.2 CPLD邏輯設計

CPLD的邏輯設計主要包括兩部分，一是CPLD與MCU控制器的邏輯設計，二是CPLD對觸頭模擬器以及合、分閘時間與彈跳時間等的計時控制邏輯。

2.2.1 CPLD與MCU的邏輯設計

MCU和CPLD采用SPI總線方式進行通信，其中AVR單片機作為主設備，CPLD作為從設備，當MCU主動去向CPLD寫命令參數時，CPLD采用移位寄存器將串行數據轉變為并行數據，然后經過D觸發器將MCU的命令傳遞給CPLD；當MCU主動去讀取CPLD的計時參數時，在CPLD內部的邏輯其實是先將并行數據轉換為串行數據然后通過SPI總線傳遞給MCU[4-5]。

2.2.2 CPLD控制和計時邏輯

CPLD控制和計時邏輯的邏輯電路框圖如圖6所示。從MCU傳遞來的命令控制字存入命令寄存器，命令寄存器中的工作方式控制字與時間設定控制字一方面通過譯碼控制觸頭模擬器電路按照設定時間動作；另一方面對3種使能邏輯（合閘、分閘及彈跳的計時使能邏輯）進行譯碼，最終得到計數的使能信號；命令寄存器的復位控制字在每次計數前對計數模塊清零。計數模塊時鐘輸入端采用帶溫度補償的高精度晶振，計數使能信號的上升沿鎖存最終的計數值，然后輸出到時間寄存器中供MCU讀取顯示。

圖6 計時邏輯電路框圖

3 測試結果及不確定度評定

3.1 測試結果

用一臺413D型毫秒儀對高壓開關機械特性測試儀校驗裝置合閘時間進行校驗，測試數據如表1所示，測試絕對誤差≤±0.02ms。

表1 測試數據

3.2 不確定度評定

因篇幅所限，本文僅對合閘時間校準的測量不確定度作評定。開關特性測試儀合閘時間校準的測量不確定度來源主要有：測量值不重復引入的不確定度；標準裝置引入的不確定度；開關特性測試儀分辨率引入的不確定度[6-9]。合閘時間的數學模型為

式中：EX——校驗裝置的示值；

ES——毫秒儀示值；

δ1——測量重復性引入的誤差；

δ2——校驗裝置分辨率引入的誤差。

重復性引入的不確定度分析：在相同條件下，對毫秒儀100 ms進行10次穩定性合閘時間測量，所得的數據如表2所示。

表2 重復性測試數據

毫秒儀引入的不確定度分析：毫秒儀在誤差限在100ms時為±0.01ms，即a=0.01ms，屬于均勻分布，覆蓋因子k=，其不確定度為

所得標準差為

校驗裝置分辨率引入的不確定度：校驗裝置分辨率為0.01ms，因屬于均勻分布，覆蓋因子k=，按半寬0.005ms計算，其不確定度為

合成標準不確定度的計算：由于各個不確定度分量不相關，各靈敏度系數為1，所以合成標準不確定度為

4 結束語

本裝置已對多種型號高壓開關機械特性測試儀進行校準，長期使用證明，其完全滿足測試儀合、分閘時間及彈跳時間的校準要求，可以開展高壓開關機械特性測試儀的校準工作。本裝置采用光繼電器代替傳統的電磁繼電器，不僅實現了系統的自動化控制，而且大大提高了測試校驗精度，具有操作簡單、方便等優點。

[1]郭璐，李中健，雷浩.高壓開關機械特性測試系統的設計[J].計算機測量與控制，2010，18（10）：232-233.

[2]宋慶環，高志，才衛國.高壓開關電磁操動機構動態仿真研究[J].煤炭工程，2008，32（5）：101-103.

[3]李建基.高壓開關設備實用技術[M].北京：中國電力出版社，2005：213-221.

[4]黃任.AVR單片機與CPLDFPGA綜合應用入門[M].北京航天航空大學出版社，2004：130-138.

[5]肖鵬，肖文，孫茂一.基于FPGA+MCU的數字電橋的研制[J].電測與儀表，2009，46（526）：63-66.

[6]賈祺.高壓開關動特性測試儀合、分閘時間測量準確度校準方法探討[J].計量技術，2008，29（1）：55-56.

[7]劉智敏.不確定度及其實踐[M].中國標準出版社，2000：186-192.

[8]張志濱.高壓開關特性測試儀時間參數的校準方法[J].計量技術，2007，28（1）：54-56.

[9]鄧倫兵，謝華，付在明.一種矩形脈沖信號沿控制電路設計[J].中國測試，2010，36（1）：48-51.