斬波調制∑-Δ ADC 噪聲分析

楊建明

(安凱微電子技術有限公司，廣州510663)

小信號模擬量測量要求數據轉換器信噪比足夠高，才可以識別微弱的模擬量。電路降噪成為設計關鍵。目前對電路噪聲分析及多種降噪技術相繼提出［1-2］。自動校零技術及與斬波調制技術是兩種應用廣泛的消除電路噪聲技術。本文全面分析斬波調制∑-Δ ADC 噪聲，旨在為小信號模擬量測量提供設計參考。

1 ∑-Δ ADC 噪聲傳遞函數

分析∑-Δ ADC 噪聲傳遞函數，找出影響∑-Δ ADC 精度的關鍵噪聲。圖1 所示為二階∑-Δ ADC框圖，其中Vni1、Vni2為積分器輸入端噪聲，Vno1、Vno2為積分器輸出端噪聲，e 為量化噪聲。

推導噪聲傳遞函數，

圖1 二階∑-Δ ADC

對各節點噪聲傳遞函數做頻譜分析，結果如圖2 所示。

圖2 噪聲傳遞函數頻譜

由圖2 可見，第一階積分器輸入端噪聲對∑-Δ ADC 精度影響最大。本文分析焦點為第一階積分器輸入端噪聲。

2 斬波調制∑-Δ ADC 噪聲源

∑-Δ ADC 通?；陂_關電容電路實現，其核心模塊開關電容積分器如圖3 所示。

圖3 開關電容積分器

2.1 采樣開關噪聲

開關器件導通對電容充電，無直流電流經過開關。故開關器件只產生熱噪聲(SS)，而不產生閃爍噪聲。

開關器件熱噪聲被開關電路兩相時鐘交替采樣保持。采樣過程可以看作為單位脈沖串(圖4(a))采樣，保持過程可以看作為單位階躍響應(圖4(c))與單位脈沖串采樣后的信號在時域卷積［3-4］。

開關熱噪聲雙邊功率譜密度SS=2kTRon。

圖4 單位脈沖串與單位階躍響應

2.1.1 PH1 期間開關熱噪聲

開關熱噪聲被采樣并保持一個完整的時鐘周期。該采樣保持函數可以描述為:

vCS(t)為開關熱噪聲經過采樣開關于采樣電容形成的低通濾波器后，在采樣電容端得到的熱噪聲電壓。

推導頻域內噪聲功率譜密度傳遞函數。

其傅立葉變換為:

其傅立葉變換為:

采樣后的開關熱噪聲變換到頻域:

其對應的頻域熱噪聲功率譜密度為:

定義:

2.1.2 PH2 期間開關熱噪聲

熱噪聲被另外兩個開關采樣并保持一個完整的時鐘周期。熱噪聲功率譜密度與PH1 期間近似相同:

2.2 OPAMP 1/f 噪聲

1/f 噪聲等效到輸入信號端，相當于被斬波調制。斬波調制函數可以描述為:

其傅立葉變換:

OP 1/f 噪聲與斬波函數在時域相乘，對應頻域卷積。

同理，OP 1/f 噪聲功率譜密度函數經斬波調制后變為:

圖5 為fch=fS/2 時1/f 噪聲頻譜圖。由于OP有限帶寬fc，折疊進入信號帶內噪聲為:

圖5 斬波調制1/f 噪聲頻域響應

2.3 OPAMP 熱噪聲

由于熱噪聲為寬帶噪聲，斬波調制會使高頻噪聲折疊進入信號帶內。

由于OP 有限帶寬fc，OP 熱噪聲超過fc高頻部分被抑制。斬波調制后，OP 熱噪聲功率譜密度有限項熱噪聲分量折疊進入信號帶:

當fc/fch=6，斬波調制后，OP 等效輸入熱噪聲為原來的90%。

圖6 為fch=fS/2 時，斬波調制后熱噪聲前5 次分量及輸入熱噪聲功率譜密度對比圖。

圖6 斬波調制熱噪聲頻域響應

2.4 量化噪聲

ADC 量化噪聲為電路最強噪聲源?？纱嬖谟贒AC 反饋信號中，也寄生在電源/地中。通過恰當選擇斬波頻率，規避由于斬波調制折疊高頻量化噪聲進入信號帶。

Early 選擇斬波頻率等于采樣頻率的一半，使斬波頻率及其諧波落在ADC LPF 濾波器帶外［7］。

Welland 認為選擇斬波頻率等于采樣頻率的一半實際上會調制更多的量化噪聲進入信號帶，故Welland 提出斬波頻率應等于采樣頻率［8］。

上述兩位作者分別從不同的側面分析了斬波調制對量化噪聲的影響。選擇fch=fS/2，并不會把ADC 之DAC 反饋支路中所包含的量化噪聲折疊進入信號帶，如圖7 所示。

圖7 斬波調制量化噪聲頻域響應

但是對于電源/襯底中，寄生在fs/2 及其奇次諧波處的量化噪聲，在斬波解調過程中，會直接折疊進入信號帶。這就是很多芯片實測時，發現開啟斬波調制/解調后，可以消除低頻1/f 噪聲，但白噪聲平臺被抬高。而Welland 提出的斬波頻率等于采樣頻率結構，在斬波解調過程中，位于斬波調制頻率及其奇次諧波處的量化噪聲很低，故斬波解調不會折疊量化噪聲進入信號帶。

3 MATLAB 模型

本文通過電路仿真，提取出OPAMP 噪聲數據后，導入MATLAB 分析ADC 噪聲［9-10］。

3.1 MATLAB 模型

圖8 為帶斬波調制的二階∑-Δ ADC 噪聲模型，斬波頻率為采樣頻率的一半。

圖8 MATLAB 噪聲模型

3.2 結果分析

圖9所示為MATLAB 噪聲模型仿真結果。曲線1 為理想二階∑-Δ ADC 輸出噪聲頻譜圖;曲線3為包含開關熱噪聲、OPAMP 熱噪聲及1/f 噪聲，未開啟斬波調制下，輸出信號噪聲頻譜圖;曲線2 為開啟斬波調制后的輸出信號噪聲頻譜圖。可見，斬波調制后，OPAMP 的低頻1/f 噪聲被抑制。表1 為三種情況下的仿真數據。

圖9 仿真結果

表1 仿真數據 BW=22.05 kHz，OSR=256

4 結論

本文分析研究了斬波調制∑-Δ ADC 噪聲傳遞函數，并建立MATLAB 數學模型，驗證理論分析的可靠性。同時，實際設計中，要注意選取斬波調制頻率與采樣頻率，避免寄生于電路節點的ADC 量化噪聲由于斬波調制進入信號帶。

［1］ Hsieh K C，Gray P R，Senderowicz D. A Low-Noise Chopper-Stabilized Differential Switched-Capacitor Filtering Technique［J］.IEEE Journal of Solid-State Circuits，1981，16(6):708-715.

［2］ Enz C C，Temes G C.Circuit Techniques for Reducing the Effects of Op-Amp Imperfections:Autozeroing，Correlated Double Sampling，and Chopper Stabilization［J］.Preceedings of the IEEE，1996，84(11):1584-1614.

［3］ Gobet C，Knob A. Noise Analysis of Switched Capacitor Networks［J］.IEEE Trans Circuits and Syst，1983，CAS-30(1):37-43.

［4］ Toth L，Yusim I，Suyama K. Noise Analysis of Ideal Switched-Capacitor Networks［J］. IEEE Trans Circuits and Syst，1999，46(3):349-363.

［5］ Oppenheim A V，Willsky A S，劉樹棠. 信號與系統［M］. 西安:西安交通大學出版社，1998.

［6］ Gray P R，Hurst P J，Meyer R G. Analysis and Design of Analog Integrated Circuits［M］.John Wiley ＆ Sons，INC，2008.

［7］ US4939516 A B Early. Chopper Stabilized Delta-Sigma Analog to Digital Converter［P］.1990，7.

［8］ US5039989 D R Welland，Signore B P D，Kerth D A.Delta-Sigma Analog-to-Digital Converter with Chopper Stabilization at the Sampling Frequency［P］.1991.8.

［9］ Brigati S，Francesconi F，Malcovati P. Modeling Sigma-Delta Modulator Non-Ddealities in SIMULINK［J］.Proceedings of ISCAS 1999，2:384-387.

［10］ Francesconi A，Malcovati P，Malcovati F. Improved Modeling Sigma-Delta Modulator Non-Idealities in SIMULINK［J］. Proc of the IEEE International Symposium on Circuits and Systems，ISCAS 2005，Kobe 23-26(6):5982-5985.