一種高分辨率遙感衛星高速串行接口設計

程蕓 王建宇 黃巧林

（北京空間機電研究所，北京 100076）

1 引言

隨著遙感技術及相應處理方法的不斷發展，國內外遙感衛星有效載荷的空間、時間和光譜分辨率不斷提高，相應的數據規模呈幾何級數增長，對高分辨率遙感衛星數據傳輸接口提出了更高的要求，其必須具有傳輸速率快、可靠性高和連接點少等特點。目前，大部分遙感衛星設備間接口類型都是低壓差分信號（LVDS），圖像數據傳輸接口的數據形式多為并行輸出［1］，這就需要大量的連接電纜，并且傳輸速率較低，帶來可靠性、成本、質量等問題，越來越不適應航天遙感技術的發展要求。

為解決衛星遙感器獲取的大量圖像信息的高速傳輸問題，本文從硬件電路與互連協議兩個方面進行設計，應用高速串行編解碼收發器配合現場可編程門陣列（FPGA）器件，編程實現設備間數據傳輸。本文的設計采用高速串行總線接口技術，由于將時鐘與數據合并進行傳輸，從而克服了時鐘和數據的抖動問題，可獲得較佳的信號完整性［2］，為遙感衛星設備間的大數據量傳輸提供了一種解決方案。

2 物理鏈路設計

本文提出的高速數據傳輸接口設計，其關鍵是串行器／解串器（Serializer／Deserializer，簡稱Ser-Des）的應用。在發送端，多路低速并行信號被轉換成高速串行差分信號，接收端再將串行差分信號轉換為并行信號。這種點對點的串行通信技術，充分利用傳輸媒介的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。

基于SerDes的高速串行接口，采用以下3點措施突破傳統并行I／O接口的數據傳輸瓶頸，提高傳輸性能。①采用差分信號傳輸代替單端信號傳輸，從而增強抗噪聲、抗干擾能力［3-4］；②采用時鐘和數據恢復技術代替同步傳輸數據和時鐘，從而解決限制數據傳輸速率的信號時鐘偏移問題［5］；③采用8B／10B編碼技術，使編碼后的數據中0、1的數量基本一致，連續的0、l不會超過5位，從而保證信號的直流平衡，能很好地滿足高速信號傳輸的需求［6］。

本設計應用SerDes芯片配合FPGA 編程實現設備間數據傳輸，其接口總體框圖見圖1。

圖1 高速串行數據傳輸總體方案框圖Fig．1 Layout of high-speed serial data transmission interface

高速串行傳輸電路系統包括以下幾個部分：時鐘產生模塊、發送（接收）數據處理模塊、數據發送（接收）模塊和傳輸電纜。工作時，發送部分的FPGA 作為發送數據處理模塊，產生多路16bit的數據包，這些數據包符合所使用的高速串行協議。發送器接收到數據包之后進行8B／10B編碼，再進行并／串轉換，串行數據由一對差分線串行送出。

接收部分與發送部分之間傳輸線上的阻抗匹配關系如圖2 所示，傳輸線上通過50Ω 電阻進行匹配［7］，以保證信號的完整性。

圖2 接口阻抗匹配框圖Fig．2 Impedance matching of interface

為了適應航天應用，保證數據高速、可靠傳輸，收發端使用高速連接器連接，收發接口間的連接線采用兩芯同軸電纜連接，以傳輸一對差分信號，信號線屏蔽關系如圖3所示，信號線上屏蔽層通過連接器接地。

圖3 傳輸接口信號屏蔽與接地Fig．3 Shield and grounding of transmission interface

3 傳輸接口互連協議設計

為了啟動串行接口數據傳輸，在建立物理鏈路之后，還要對所傳送數據的格式進行更詳細的定義，數據才可在發送器和接收器之間傳送。基于Ser-Des的高速串行接口，在互連協議上對于采用何種同步碼只給出了一些選擇項，并未明確規定，也未確定數據幀的格式。因此，在SerDes的高速串行接口協議框架下，針對航天應用的實際情況，本文設計出了一種傳輸協議，其中包括數據幀的定義、協議規定和協議工作過程。

3．1 協議數據幀方案

考慮實際應用情況，從提高可靠性的角度出發，數據幀增加幀頭、幀尾。設計傳輸協議的控制字符定義如表1所示，包括數據幀的幀頭、幀尾以及同步字符。以16bit作為一個基本的傳輸單位，每一個控制字符都定義成2個字節，分別由D碼和K碼組成［5］。

表1 控制字符格式Table 1 Control character formats

數據幀包括幀頭（／SF／）、幀尾（／EF／）和數據單元（DATA）三部分，如圖4所示。傳輸時，幀和幀之間發送同步字符／SP／，保證傳輸鏈路的同步。

圖4 數據幀的定義Fig．4 Definition of data frame

3．2 協議規定

本協議是基于點對點的單工串行傳輸制定的，對協議作如下的規定。

（1）數據在通道上以數據幀的形式傳遞。每個數據幀的開始和結束，分別用幀頭控制字符／SF／和幀尾控制字符／EF／標出。每一幀的數據（DATA）個數（不包括數據幀的幀頭和幀尾標記）按約定輸出。

（2）傳輸中，數據幀與數據幀之間發送同步字符／SP／，以保持傳輸鏈路的同步狀態，如果在傳輸過程中收發雙方失去同步，則通過幀間的同步字符重新建立同步。

（3）在系統上電或復位后，收發雙方要首先建立同步，發送端先發送同步字符／SP／并保持1 ms，以建立與接收端的同步關系，之后發送數據幀。

3．3 協議工作過程

協議的工作過程見圖5。系統上電或復位后，收發雙方處于失步狀態（要求在發送端復位后，接收端要保證已處于接收狀態），發送端發送同步字符／SP／，時間長度為不小于1ms，1ms結束后認為系統完成同步過程，發送端開始數據幀的發送。在數據幀之間，發送端要發送同步字符，以保持數據傳輸鏈路的同步狀態，發送同步字符的個數由傳輸逆程的長度決定，依此循環直至遙感相機停止工作。在同步狀態建立后，接收端不斷檢測，輸出控制信號RKLSB和RKMSB（K 碼標志信號），如果在發送數據過程中控制信號出現高電平，即認為出現失步。接收端如果在數據幀傳輸過程中失步，依靠數據幀間的同步字符重新建立起收發間的同步關系；同步關系建立后，立刻轉入正常數據接收狀態。

圖5 協議工作過程Fig．5 Protocol working procedure

4 高速數據傳輸試驗

偽隨機碼序列具有良好的抗干擾性和抗衰落能力［8］，利用發送端發送偽隨機碼，在接收端接收測試傳輸誤碼，在通信領域是一種常用方式。針對本文提出的串行接口設計方案，選取特征多項式為

式中：Y為序列輸出；X為原始序列。

偽隨機碼序列可以很方便地用若干個移位寄存器來產生，最常用的是D 觸發器［9］。圖6演示了一種采用帶線性反饋的移位寄存器產生偽隨機碼序列的原理機制［10］。級聯移位寄存器根據選取的特征多項式，抽取寄存器的輸出反饋，產生偽隨機碼。

圖6 偽隨機碼發生器原理Fig．6 Protocol of PRBS generator

試驗中，利用FPGA 編程實現偽隨機碼發生，通過串行編碼器進行8B／10B 編碼，經串行器轉換成為2Gbit／s的高速串行信號，傳輸到解串器轉換成并行信號后送到安捷倫公司誤碼儀，進行長時間數據傳輸誤碼率測試，測試結果如圖7所示。經過6個多小時的數據傳輸試驗，累計多達2．191 537×1015位數據中無誤碼出現，充分證明了高速串行接口設計的穩定、有效。

圖7 誤碼率測試結果Fig．7 Test results of BER（bit error rate）

5 結束語

衛星遙感器獲取的大量高速圖像信息，使設備間大數據量的傳輸成為技術發展瓶頸。高速串行總線接口技術由于將時鐘與數據合并進行傳輸，從而克服了時鐘和數據的抖動問題，能夠極大提高傳輸速率，減少IC外圍引腳數，降低功耗，并能獲得較佳的信號完整性。本文論述了用于衛星遙感器高速數據傳輸的設計過程，應用高速串行編解碼收發器配合FPGA 編程，實現了設備間數據傳輸，通過偽隨機碼傳輸測試，實現了2Gbit／s的高速串行傳輸。目前，遙感衛星設備間數據傳輸一般采用并行方式，速率僅有800 Mbit／s，本文的設計無疑為高分辨率遙感衛星的數據傳輸問題提供了一種解決方案。不過，串行接口設計對時鐘信號質量，包括占空比、時鐘抖動等要求較高，為此，要在如何保證信號完整性方面進行更多的研究，以更好地提高數據傳輸率與可靠性。

（References）

［1］肖龍，萬旻，李濤．高速數字圖像數據傳輸的研究及實現［J］．航天返回與遙感，2009，30（2）：50-55

Xiao Long，Wan Min，Li Tao．Research and implementation of a high-speed digital image data transmission［J］．Spacecraft Recovery ＆ Remote Sensing，2009，30（2）：50-55（in Chinese）

［2］高志，黃生葉．基于FPGA 的通用高速串行互連協議設計［J］．計算機測量與控制，2009，17（9）：1826-1830

Gao Zhi，Huang Shengye．Design of high-speed serial interconnection protocol based on FPGA［J］．Computer Measurement ＆ Control，2009，17（9）：1826-1830 （in Chinese）

［3］葉菁華．高速串行數據發送器的研究［D］．上海：復旦大學，2005

Ye Jinghua．Study on high-speed transmitter［D］．Shanghai：Fudan University，2005（in Chinese）

［4］曹躍勝，胡軍，劉燁銘．高速SERDES的多板傳輸技術與SI仿真［J］．計算機工程與科學，2008，30（8）：139-143

Cao Yuesheng，Hu Jun，Liu Yeming．The multi-board transmission technology and the SI simulation for highspeed SERDES design［J］．Computer Engineering ＆Science，2008，30（8）：139-143（in Chinese）

［5］Cole C R．100Gbit／s and beyond transceiver technologies［J］．Optical Fiber Technology，2011，17（5）：472-479

［6］杜旭，于洋，黃建．基于FPGA 的高速串行傳輸接口的設計與實現［J］．計算機工程與應用，2007，43（12）：94-96

Du Xu，Yu Yang，Huang Jian．Design and implementation of high-speed serial transmission interface based on FPGA［J］．Computer Engineering and Applications，2007，43（12）：94-96（in Chinese）

［7］黃乘順，李星亮，蔡益宇．傳輸線阻抗匹配模型及精確計算［J］．通信技術，2007，40（11）：119-120

Huang Chengshun，Li Xingliang，Cai Yiyu．Impedance matching model and its precise computing of transmission line［J］．Communication Technology，2007，40（11）：119-120（in Chinese）

［8］于燕，焦暉．基于FPGA 的偽隨機碼序列發生器實現方案研究［J］．電腦與電信，2006（6）：47-52

Yu Yan，Jiao Hui．Research of the realization plan of pseudo-stochastic-code generator based on FPGA［J］．Computer ＆ Telecommunication，2006（6）：47-52 （in Chinese）

［9］吳煒祺，艾勇，左韜，等．基于SOPC 的無線激光通信誤碼儀設計及實現［J］．光通信技術，2008，32（2）：52-55

Wu Weiqi，Ai Yong，Zuo Tao，et al．Design of embedded wireless laser communication BER tester based on SOPC［J］．Optical Communication Technology，2008，32（2）：52-55（in Chinese）

［10］Zid M，Scandurra A，Tourki R，et al．A high-speed four-phase clock generator for low-power on-chip Ser-Des applications［J］．Microelectronics Journal，2011，42（9）：1049-1056