可變頻三相交流波形發生器的研制*

羅洪平 ，程安宇，趙 雙，徐 洋

(1.重慶郵電大學自動化學院，重慶400065;2.重慶高校汽車電子與嵌入式系統工程研究中心，重慶400065;3.重慶大學光電技術及系統教育部重點實驗室，重慶400044)

在現代電子系統中，經常需要產生穩定的重復波形，例如正弦波或者方波。在許多場合，還要求產生波形的頻率穩定，并且能夠準確調節;甚至還要求能夠產生相位保持確定關系的多路輸出信號等。傳統的LC、RC振蕩電路已滿足不了高性能信號源要求，通過使用頻率合成器代替傳統的調諧信號源中的LC、RC振蕩電路，能夠有效地解決上述問題，提高波形質量。

頻率合成技術始于上世紀30年代，隨著電子技術的飛速發展，頻率合成技術也不斷發展進步，其發展過程大致可分為直接模擬頻率合成技術、鎖相頻率合成技術、直接數字頻率合成技術三個階段。直接數字頻率合成DDS(Direct Digital Frequency Synthesis)是近年來新的頻率合成技術，其具有超高速的頻率轉換時間，極高的頻率分辨率和較低的相位噪聲，在頻率改變與調頻時，DDS器件能夠保持相位的連續等特點，因此很容易實現頻率、相位和幅度調制，此外還具有可編程控制的突出優點。因此，當今電子系統及設備等頻率源設備的設計中，直接數字頻率合成器得到了越來越廣泛的應用。

1 直接頻率合成技術概述

DDS是美國學者Tierney.J、Rader.C和Gold.B等人于1971年在撰寫的“A Digital Frequency Synthesizer”一文中首次提出的全數字技術［1］，該技術是從相位的概念出發直接合成所需要波形，在頻率合成法的原理上取得了突破，并導致了頻率合成領域的第二次革命。

DDS由相位累加器、正弦查詢表、數字模擬轉換器(DAC)和低通濾波器(LPF)等組成［2-4］，其基本工作原理如圖1所示。

圖1 DDS的原理圖

該方法的基本原理就是將存于數表中的數字波形，經數模轉換器D/A，形成模擬量波形，經過低通濾波處理后輸出所需的波形。

DDS系統的核心是相位累加器，它由一個加法器和一個位相位寄存器組成，每來一個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數字幅度信息，每個地址對應正弦波中0°～360°范圍的一個相位點［5-6］。查詢表把輸入的地址相位信息映射成正弦波幅度的數字量信號，驅動DAC，輸出模擬量。

相位寄存器每經過2N/M個fc時鐘后回到初始狀態，相應地正弦查詢表經過一個循環回到初始位置，整個DDS系統輸出一個正弦波，從而得到輸出正弦波頻率為

2 三相交流波形發生器的設計

2.1 設計基本思路

根據DDS原理框圖和正弦波頻率公式fout=我們可以知道，兩種方法可以改變輸出信號的頻率:(1)通過改變查表尋址的時鐘頻率fc來改變輸出波形的頻率。(2)通過改變尋址的步長M來改變輸出信號的頻率。

針對單片機控制系統的特點，DDS輸出信號頻率的改變主要就是通過改變尋址步長，即改變頻率控制字的M大小來實現。步長即為對數字波形查表的相位增量，由相位累加器對相位增量進行定時累加，存于相位累加器的相位寄存器中，通過相位寄存器值的變化完成查表地址的選定，并將需要的波形數據輸出轉換即可。

目前，DDS的實現方式主要有兩種方式:(1)采用專用集成芯片，如AD9858，通過增加外部輔助電路和控制功能電路即可完成波形輸出［2］。(2)采用CPLD或FPGA等可編程邏輯器件相，通過軟件編程完成波形輸出與仿真［3-4］。但在實際的測控系統中，這兩種方式構建系統都需要很多外接電路才能完成波形輸出。與AD9858、CPLD或FPGA等芯片實現波形發生器比較而言，單片機能夠根據片內ADC采集輸入的模擬信號動態設定頻率控制字M，正弦查詢表可以直接以常量的形式存儲在單片機內部程序存儲器中，相位累加器則可以通過定時中斷完成;同時單片機還可以通過通信等功能實現頻率控制和相位控制的設定和檢測，具有比較好的靈活性，對于頻率比較低的交流信號，采用單片機完成DDS算法具有設計簡單、成本低、人機接口友好等優點。

根據項目要求，本設計要求采用0～5 V模擬信號(如溫度、壓力、高度等)的變化來動態改變頻率控制字M的大小，從而控制頻率信號的輸出，輸出頻率與輸入模擬信號成正比關系，且輸出的三相正弦波頻率的范圍為0～70 Hz。根據項目實際特點，無論在成本和實現方法上都適宜采用單片機完成信號采集和波形輸出等一系列工作，PIC16F87X是微芯公司8 bit PIC系列單片機系列的中檔產品，采用14 bit的RISC指令系統，在保持低價格的前提下增加了A/D轉換器、內部E2PROM存儲器、比較輸出、捕捉輸入、PWM輸出、I2C總線和SPI總線接口電路、異步串行通信(SCI)接口電路、模擬電壓比較器、LCD驅動、FLASH程序存儲器等許多功能，可以方便地在線多次編程和調試［7］。本設計采用PIC16F870芯片作為模塊的主控設備，不僅能很好地實現模塊功能，而且為以后通信、顯示等功能的擴展留下了較好的接口，便于系統升級。

2.2 硬件設計

根據項目設計要求，硬件設計主要包含模擬輸入調理電路、三相模擬量輸出電路、微控制器電路等幾個部分。

(1)模擬輸入信號調理電路設計

根據設計要求，輸入信號為0～5 V直流信號，跟單片機片內ADC的采樣量程一致，故調理電路不需要作放大變換，這里采用電壓跟隨器實現，如圖2所示，圖中R1和C3組成RC濾波電路消除電壓紋波。MR1為輸入信號RN0直接送入單片機模擬輸入采樣引腳供單片機采樣。

圖2 信號調理電路圖

AD7226與單片機的接口主要有、A0、A1 及8 bit數據接口。由單片機實現數據寫入控制，A0、A1為地址選擇線，通過A0、A1選擇不同的D/A轉換通道，AD7226在為低電平時將8 bit數據接口的數據讀入A0、A1確定的輸入到通道鎖存器中，在上升沿將數據進行鎖存，對應通道的輸出緩沖器輸出對應模擬量，即完成相應的 D/A轉換，PIC16F870沒有專用的地址總線和數據總線，只能采用通用IO口實現，本設計中采用該芯片的RC3、RC4、RC5 控制、A0、A1引腳實現相應的寫入時序，數據線則通過芯片的 PORTB引腳(圖中用RB0～RB7表示)完成。本設計中選擇參考電壓VREF為2.5V，故 SINA、SINB、SINC 輸出信號的范圍為0～2.5 V，具體接口如圖3所示。

設計中包含三相交流信號輸出，故DAC選用AD公司的AD7226芯片實現三路交流信號的數字模擬變換輸出。AD7226是具有8位精度的四通道DAC，每個輸入通道自帶輸入鎖存器可以對輸入的數字量進行鎖存，輸出端帶有緩沖放大器，數字和邏輯接口電平與TTL/CMOS(5V)兼容，單片機可以直接與其接口［8］。

(2)DAC與單片機的接口電路設計

圖3 DAC與單片機的接口電路圖

(3)模擬輸出電路設計

根據給定負載需求，本設計需要輸出的最大電流為2 A，電壓峰值為±10 V，用于轉速表的驅動，由AD7226輸出的三相交流電SINA、SINB、SINC(如圖3)必須經過幅值和功率放大，由于本設計對電壓的幅值大小精度要求不高，故幅值放大和濾波可以通過通用運放調理實現，功率放大則需要大電流運放實現，本設計采用Burr-Brown公司的OPA548運放，該運放能夠輸出3 A的持續電流、5 A的峰值電流，完全能夠滿足設計需求，具體電路設計入圖4。

圖4 模擬波形信號輸出電路圖

圖4給出了A相交流信號的輸出電路，本文如果沒有特別說明都以A相為例，其余兩相處理方法類似，圖中運放U1B及外圍電路實現信號的電平提升和信號放大，即將電壓SINA的0～2.5 V電壓變換為-2.5 V～2.5 V的電壓信號VA，VA經過運放U1C完成濾波和電平放大，U2為采用OPA548大功率運算放大器形成的電壓跟隨器，實現大電流輸出驅動信號VAout。

2.3 軟件設計

根據DDS原理，軟件設計主要完成模擬輸入信號的采集、相位累加、正弦表的查詢、三相正弦波模擬量輸出控制等功能。具體設計內容如下:

(1)正弦表的制定

根據AD7226數據手冊，我們知道AD7226具有單極性輸出方式和雙極性輸出方式兩種形式，分別對應與圖4中的SINA和VA信號。即單極性信號為0～2.5 V電壓，由圖中的SINA給出，雙極性信號為-2.5 V～2.5 V可通過圖中的VA取得，設計者可以根據實際情況采取不同的設計方法。單極性輸出方式對應輸出信號SINA下，有:

其中DATA為輸入鎖存器中存儲的8位數字，范圍為0～255。

本設計采用的是雙極性輸出方式，由圖4得:

DATA的含義同上。取R2=R4即有:

根據式(3)我們可以得到輸入鎖存器中數據DATA與電壓VA的關系如表1所示。

要想使VA輸出信號為正弦波，必須由單片機根據DDS控制的方法將波形相位送入AD7226中對應通道的數據鎖存器中，再通過AD7226實時根據數據鎖存器中的數據輸出模擬信號產生期望的波形信號，對于大量低成本的單片機而言，由于運算能力的限制，很難在短時間內通過公式計算正弦函數的值，一般只能通過查正弦表的辦法直接從存儲器中讀取，因此需要計算正弦表。根據AD7226中鎖存器中數據DATA與電壓VA的關系表可確定正弦表的大小為256 byte，每個數據之間的夾角為360°/256，從而可以代入VA=VREFsin(2πft)中，即可求出正弦表中第i個數據為:

水面比降測量成果顯示河道兩側水面線均呈直線且平行，同時還有原斷面資料支撐。根據《水文測驗實用手冊》洪痕可靠度評定標準，確定洪痕及水面比降成果可靠。

通過式(4)即可將需要的正弦表計算出來，該正弦表以常量的形式存儲到單片機片內存儲器中以供波形輸出時查詢。

表1 鎖存器中數據DATA與電壓VA的關系表

(2)主程序設計

主程序主要完成看門狗計數器的清除和A/D采樣。單片機片內自帶多路A/D輸入采集模塊，本設計借助片內10 bit分辨率的ADC以定時器中斷的方式完成輸入信號采樣，A/D采樣在主程序中完成，以保證相位累加能夠得到最新的采樣值，提高設備的實時性，具體流程圖如圖5所示。

主程序在完成單片機初始化，中斷和看門狗使能后進入循環函數，單片機自帶看門狗，看門狗函數可以清除看門狗計數器，防止程序“跑飛”。A/D轉換函數用于實現模擬信號的采集和轉換，將輸入電壓信號轉換為頻率控制字的M，從而確定輸出信號的頻率;干擾濾除函數主要用來判斷采集到的數據是干擾信號還是真正的輸入信號，該函數將干擾信號丟去不用，從而提高系統抗干擾的能力［9］。

(3)中斷程序設計

中斷程序采用定時調用方式，由定時器中斷產生，主要任務是完成相位累加、正弦表查詢和輸出控制等相關功能，具體流程圖如圖6所示。

圖5 主程序流程圖

圖6 中斷程序流程圖

相位累加函數將采樣到的輸入值(也就是圖1中的頻率控制字M)，與原來的累加結果相加得到新的累加結果，可以采用任意的存儲器進行存儲，取出該累加器中的相應8位作為正弦表數組的相應元素讀取正弦表在該元數下的參量即為對應要輸出的交流信號的DATA值，由于B相滯后A相120°，在正弦表中元數間的角差為360°/256，即有滯后120°相當于滯后256/3=85個元數，同樣可得C相滯后A相170個元數，通過該值完成波形的相位偏移計算。在輸出函數控制中只需分別讀出A、B、C三相對應元數中的數據即可。

3 實際應用

本控制模塊主要針對某研究所的專用測試裝置研制，用于模擬飛行器的高度顯示控制，其輸入信號為模擬信號，代表飛行器的實際高度，輸出信號用于驅動三相交流儀表電機指示飛行器高度，交流信號頻率與儀表指示高度成正比，為300 m/Hz;為了防止電機轉速過高損壞儀表，設定三相交流信號的上限輸出頻率為75 Hz，實驗測得數據如表2所示。

表2 輸入電壓與輸出轉速表

實驗中，因為MCU對直流信號的獲取精度較高，采用了硬件濾波與軟件誤差糾錯相結合的辦法，再加上DDS算法的累加效應對單個采集點結果不敏感，故頻率輸出精度較高，儀表指針指示非常穩定;但由于儀表高度指示分辨率為100 m，數據讀取不是很精確，誤差的計算僅供參考。

試驗表明，在實際驅動信號要求的范圍(0～75 Hz)內，控制器通過單片機片內的10 bit A/D轉換器，輸出的三相交流信號在整個頻率范圍內的頻率分辨率都達到了0.01 Hz以上，儀表指針指示非常穩定和精確。波形發生器從2007年開發完成到現在一直運行穩定，沒有發生任何故障，并且具有很好的電磁兼容能力和環境適應能力，得到了該研究所相關技術人員的一致認可。

4 總結

利用單片機完成頻率合成技術，其最關鍵就是要定時完成數據的累加，因此往往采用定時中斷的方式實現，這樣就能產生穩定的波形，該方法具有運算量較小、算法簡單、波形分辨率高、運行可靠性高等特點。

本文通過DDS在單片機的成功應用，完成了三相變頻正弦波形發生器的研制，使電路設計更為簡化，成本低且可靠性高，為波形發生器的研制提供了一種新的低成本實用方案。同時，該方案不僅可以用來產生變頻的正弦波形，亦可以用來產生梯形波等非標準波形，從而降低了波形發生器研制的難度。2010年，基于上述原理開發的可調斜率的梯形波波形發生器也得到了相關技術人員的認可和應用。

［1］Tierney J，Rader C，Gold B.A Digital Frequency Synthesizer［J］.IEEE Transaction on Audio and Electroacoustics，1971，19(1):48-57.

［2］鄧重一.基于DDS技術的頻率合成源設計［J］.儀表技術與傳感器，2005(10):37-40.

［3］薛延俠，赫建國.CPLD實現DDS信號源的設計［J］.現代電子技術，2005(19):73-76.

［4］郭軍朝.直接數字頻率合成研究及其FPGA實現［D］.上海:上海交通大學，2002.

［5］Vankka J.Methods of Mapping from Phase to Sine Amplitude in Direct Digital Synthesis［C］//IEEE Proc 50th AFCS，1996:942-950.

［6］Saul P H，Taylor D G.A High Speed Direct Frequency Synthesizer［J］.IEEE Journal of Solid-State Circuits，1990，25(1):215-219.

［7］劉和平.PIC16F87X單片機實用軟件與接口技術——匯編語言及其應［M］.北京航空航天大學出版社，2002.

［8］Analog Devices Inc.LC2MOS Quad 8-Bit D/A Converter AD7226［Z］.2002.

［9］費業泰.誤差理論與數據處理［M］.6版.機械工業出版社，2010.