基于有限元方法的ARM11核心板信號完整性分析

沈 敏，吳明贊，李 竹

(南京理工大學自動化學院，南京210094)

隨著微處理器內部時鐘頻率的迅速提高、上升和下降時間的縮短，必須對其進行信號完整性分析，否則可能導致系統的可靠性不高，甚至無法正常工作［1］。信號完整性問題主要包括串擾、地彈、延時、振鈴、反射等［2］?？梢赃\用傳輸線理論對 FPGA、DSP等系統進行信號完整性仿真分析［3-6］。文章擬用有限元方法在反射和串擾方面對ARM11核心板進行信號完整性仿真分析。

1 信號完整性原理概述

核心板中ARM芯片時鐘頻率已經達到533 MHz～667 MHz，并且與DDR RAM等芯片進行高速信號傳輸;由于CPU和DDR RAM都是BGA封裝的芯片，在引腳扇出時就需要使用大量的過孔;另外核心板的布線密度很高。所以必須對核心板進行信號完整性分析。ARM11核心板布線如圖1所示。

圖1 ARM11核心板圖

1.1 反射原理

當信號沿互連線傳播時所受到的瞬態阻抗發生變化，一部分信號將被反射，另一部分發生失真并繼續傳播下去［1］。反射和失真使信號質量下降。這是單一網絡中多數信號完整性問題產生的主要原因。

設計互連線的目的是盡量保持信號受到的阻抗恒定，因此在布線時要盡量減少拐角和使用過孔。當傳輸線時延大于信號上升時間的20%時，可以通過端接電阻來減小噪聲［7］。點對點拓撲結構常用的端接方法為源端串聯端接和遠端并聯端接。源端阻抗與傳輸線特性阻抗相匹配，即源端串聯端接，這時傳輸線的電壓為驅動電壓的一半，在負載處發生全反射時，接收端的電壓正好為驅動電壓。終端阻抗與傳輸線特性阻抗相匹配，即遠端并聯端接，這時接收端的反射系數為0，接受端電壓等于驅動電壓。

1.2 串擾原理

串擾是指有害信號從一個網絡轉移到相鄰網絡。通常把噪聲源所在的網絡稱為動態網絡，而把會有噪聲產生的網絡稱為靜態網絡。靜態網絡中距離源端最近的一端稱為近端，而離源端最遠的一端稱為遠端。系統中兩條網絡之間的容性耦合和感性耦合是引起串擾的兩個重要原因。

減小串擾的設計特點包括:增加信號路徑之間的間距;用平面作為返回路徑;使耦合長度盡量短;在帶狀線層布線;減小信號路徑的特性阻抗;使用介電常數較低的疊層;使用兩端和整條線上有短路過孔的防護布線［8-9］。對系統級仿真來說，在串擾分析中只包括靜態線兩邊相鄰導線產生的噪聲就已經足夠了，這些噪聲為緊耦合總線中串擾的95%。

2 信號完整性仿真

2.1 仿真軟件介紹

Ansoft SIwave采用全波有限元算法，是一個精確的整板級電磁場全波分析工具。它可以仿真信號線與供電板間的噪聲耦合、傳輸延遲、過沖和下沖、反射和振鈴等時域效應。提供了與當前業界主流的PCB Layout工具之間方便快捷的接口。

2.2 仿真模型

在Ansoft Designer中建立反射仿真模型，如圖2所示。其中，電壓源設定的參數如下，幅值是3.3 V，上升和下降時間是0.5 ns，脈沖寬度是4.5 ns，時鐘周期是10 ns。電阻R31設定為變量，初始值取0。二端口網絡是信號線的SIW模型。電壓探頭Driver和Receiver分別用來測量源端電壓和接收端電壓。

圖2 反射仿真模型

在Ansoft Designer中建立串擾仿真模型，如圖3所示。其中，電壓源加在動態線上，R1、R2、R3、R4值取信號線的特性阻抗，六端口網絡是3條相鄰信號線的SIW模型，電壓探頭Driver和Receiver分別測量動態線的源端電壓和接收端電壓，電壓探頭near_xtlk和far_xtlk分別測量靜態線的近端串擾電壓和遠端串擾電壓。

圖3 串擾仿真模型

3 仿真結果及分析

3.1 仿真結果

在反射和串擾仿真時，以數據線XM1_DATA30為例進行闡述。分別對調整前后布線進行仿真，調整如表1所示。其中，信號線的線寬為6 mil。

表1 反射和串擾調整情況

圖4 調整前反射模型仿真波形圖

反射仿真時，網絡XM1_DATA30兩端分別接的是CPU和DDR RAM，首先在Ansoft SIwave中對該數據線進行S參數抽取，并在Ansoft Designer中添加其SIwave模型。調整前網絡SD0_CLK的反射模型仿真波形如圖4所示。由于網絡SD0_CLK的特性阻抗約為50 Ω，調整時在源端串聯50 Ω的電阻，對串聯電阻后的數據線XM1_DATA30重新建立SI-wave模型，調整后網絡SD0_CLK的反射模型仿真波形如圖5所示。

圖5 調整后反射模型仿真波形圖

對網絡XM1_DATA30源端串聯的電阻值進行優化，反射仿真模型中的電阻R31的參數re在0至10 Ω間取值，步進為2 Ω，然后在Ansoft Designer中優化參數re，發現將端接電阻設置為58 Ω時效果最好。

串擾仿真時，以數據線XM1_DATA30作為靜態線，以相鄰數據線XM1_DATA24和XM1_DATA26作為動態線，這3條數據線兩端都分別接CPU和DDR RAM，首先在Ansoft SIwave中分別對調整前后的3條數據線進行S參數抽取，并在Ansoft Designer中添加其SIwave模型。對調整前網絡仿真時，取R1～R4為71 Ω，調整前串擾模型仿真波形如圖6所示。對調整后網絡仿真時，取R1～R4為52 Ω，調整后串擾模型仿真波形如圖7所示。

圖6 調整前串擾模型仿真波形圖

圖7 調整后串擾模型仿真波形圖

3.2 仿真結果比較分析

由于文章篇幅有限，文中僅列出少量的仿真結果進行比較，其他未列出仿真結果也是如此的，下面將3.1中的圖4、5、6、7的反射和串擾仿真結果進行比較，如表2所示。

表2 反射和串擾仿真結果比較

分析反射參數，網絡SD0_CLK的傳輸線時延大于信號上升時間的20%(0.1 ns)，調整前網絡SD0_CLK的仿真結果中振鈴比較嚴重，過沖和下沖幅值達到驅動電壓的27%，不符合要求。經過源端串聯電阻后，振鈴噪聲就不是很大，接收端電壓的過沖和下沖幅值都下降到驅動電壓的2.7%，被控制在驅動電壓的10%(330 mV)以內，因此，反射噪聲得到了有效控制。

分析串擾參數，網絡XM1_DATA30在調整前近端串擾電壓和遠端串擾電壓達到驅動電壓的14%，不符合要求。把傳輸線的特性阻抗和耦合長度減小，將線間距擴大到3倍的線寬后，近端和遠端串擾電壓為驅動電壓的2.4%，被控制在驅動電壓的5%(165 mV)以內，因此，串擾噪聲得到有效控制。

4 結束語

文章運用有限元方法對ARM11核心板的信號完整性問題進行仿真和分析，主要從反射和串擾兩方面入手。為了削弱反射噪聲對接收端電壓的影響，減小傳輸線的長度，減少拐角和通孔的個數，并且在源端串聯電阻，最終使得反射噪聲符合要求。為了削弱臨近傳輸線對本線路近端和遠端串擾的影響，減小特性阻抗，減小耦合長度，把線間距擴大到線寬的3倍，最終使得串擾噪聲符合要求。所以，建立的有限元模型比較正確。而且用該模型對高速電路板信號完整性仿真所得的結果與理論一致。

文章的不足之處在于仿真時沒有考慮驅動和負載阻抗的影響，仿真模型還需進一步改善;此外，還需要對延時和地彈等信號完整性問題作進一步的研究分析。

［1］Eric Bogatin著.信號完整性分析［M］.李玉山，李麗平，譯.北京:電子工業出版社，2005.

［2］Bogatin E.Essential Principles of Signal Integrity［J］.Microwave Magazine，2011，12(5):34-41.

［3］李聰，張國賀，陳寶國.基于HyperLynx的DSP系統信號完整性仿真與改進［J］.戰術導彈技術，2011(4):110-116.

［4］Piccoli L B，Vargas F L.Signal Integrity Enhancement in Digital Circuits［J］.Design and Test of Computers，2010，25(5):452-461.

［5］Jun Fan，Xiaoning Ye，Jingook Kim.Signal integrity Design for Hign-Speed Digital Circuits:Progress and Directions［J］.Electronmagnetec Compatibility，2010，52(2):392-440.

［6］吳超，吳明贊，李竹.基于Hyperlynx的變電站狀態監測無線節點信號完整性仿真分析［J］.電子器件，2012，35(2):173-176.

［7］白紅蕊，馬秀榮，白媛.高速采集系統的時鐘端接設計與仿真［J］.電子器件，2012，35(2):158-162.

［8］郭桂林，李文鈞.RFID系統的串擾分析及消除［J］.電子器件，2012，35(1):99-102.

［9］曾愛鳳，王海鵬.板級互連線的串擾規律研究與仿真［J］.電子測量技術，2010，33(8):9-12.