基于ANSYS的板級電路熱分析及布局優(yōu)化設計

馬 靜

(淮南聯(lián)合大學機電系，安徽淮南232001)

由于電子器件朝著體積微小化、高互聯(lián)密度方向發(fā)展，使得對實際的微電子器件進行熱—機械性能測試變得越來越困難甚至不可能;傳統(tǒng)的設計—實驗—修改方案—再實驗的方式生產(chǎn)周期長，過程反復多，已經(jīng)遠遠不能適應電子器件更新?lián)Q代速度，并且在相當程度上導致了產(chǎn)品制造成本的上升。因此，在設計階段采用計算機技術模擬和分析制造后產(chǎn)品的實際性能，以發(fā)現(xiàn)其中的不足，并將之應用于設計的修改，已成為工程上主要的發(fā)展趨勢［1-3］。

1 板級電路三維有限元模型

1.1 模型簡化假設

實際的板級電路(SMA)是一個包括表面貼裝元器件(SMC/SMD)，印刷電路版(PCB)在內(nèi)的板極電路。要對SMA進行正常工作情況下的熱分析，必須先對實際的SMA進行合理的替代，使其成為計算機仿真模型。把具有特定物理、幾何特征的SMA進行合理的簡化是獲得最終正確仿真結果的關鍵［4-5］。它包括兩個部分的內(nèi)容:(1)對SMC/SMD的合理簡化;(2)對PCB的合理簡化。先考慮對SMC/SMD的簡化替代。對于小外形的片式電容器、電阻器，由于其體積小，熱容量小，在再流焊過程中的吸熱小，其溫度變化大致與PCB一致且對整個SMA的溫度分布影響不大，在進行計算時可將其作為質(zhì)量點加入到PCB基板上。對于外形較大的器件，比如PLCC，BGA，SOP等，由于其封裝結構和材料各異，必須對其進行簡化。對于規(guī)則外形的器件，在計算時忽略其引腳而代之以規(guī)則的幾何外形——長方體，圓柱體。由于器件與PCB基板之間以引腳相連，再流焊接過程中兩者通過引腳進行熱傳導。必須估計器件和PCB之間的絕對熱傳導系數(shù)，用下式來表示熱傳導系數(shù)大?。?］:

式中，G為熱傳導率的數(shù)值大小;N為引腳數(shù)目;kp為引腳的熱傳導率;Ap為引腳的橫截面積;lp為引腳的長度;ka為空氣的熱傳導率;A為空氣的器件下表面的面積;t為器件與PCB之間的空氣間隙厚度。

對于PCB，主要考慮其層數(shù)以及PCB上金屬布線對于PCB材料參數(shù)的影響。對于單一的PCB材料FR4或者FR2，其材料參數(shù)是各向同性的，但對于有金屬布線以及多層PCB，其材料參數(shù)將呈現(xiàn)各向異性。對于各向異性材料的PCB，將采用平均材料參數(shù)的方法對其進行簡化。

1.2 板級電路實體模型［7］

典型的板級電路由基板、大量的片式元件組成，基板包括單層、多層板等。以3D模型來表示一定厚度的PCB基板，對于基板上裸露的電路可以通過附加的輻射面來模擬。對于大量的片式電阻、電容以及小外型的晶體管可以用一維質(zhì)量點單元來精確地表示，相對3D模型在不降低精確度的情況下可以節(jié)省大量的計算時間。對于更大更復雜的元件，不能用2D模型來簡化，必須更詳細地來討論，一種有效的方法是用立方體模型圖1來表示。

圖1 元器件的立方體模型

為了很好模擬實際的板級電路產(chǎn)品，設計如下的板級電路，包含基板、2個QFP，1個PLCC、2個SOP、3個SOIC元件，還有1個三端穩(wěn)壓管，基板以及各IC的材料參數(shù)各不相同，考慮用直接生成SMA有限元模型費時費力，采用實體造型的方法減輕這部分工作量。ANSYS程序允許通過匯集線、面、體等幾何體素的方法構造模型，方便用戶建立復雜的幾何模型。利用ANSYS的實體建模功能建立如圖2所示的簡單的SMA實體模型，其器件編號及布置如圖3所示。表1為該板級電路模型的各個組成部件名稱、尺寸大小以及封裝類型、功率以及生熱率。

圖2 基于ANSYS的板級電路實體模型

圖3 板級電路器件編號及布置示意圖

表1 板級電路各組成部件名稱、尺寸、封裝形式、功率及生熱率

從圖2中可以看出，把實際的SMA轉(zhuǎn)換為ANSYS計算模型時，通過實體建模技術把原來復雜結構的SMA各組成部分都做了簡化處理，這樣的簡化處理對于溫度場分布計算是可以接受的。從直觀上看，氣流能夠到達的部分是元件以及PCB基板的裸露部分，為了能夠在元件以及PCB基板的裸露部分加對流載荷，而其他部分則沒有，對所有體素進行一次交疊操作，以產(chǎn)生用于加載熱對流載荷的幾何多邊形。為了方便求解過程可作如下假設:

(1)所有印制電路板和器件均視為與其實際幾何形態(tài)相對應的理想幾何體而不計二者間的幾何誤差，且忽略各幾何體上小的倒角、圓角及孔洞等細微結構;

(2)僅考慮印制電路板和器件與周圍空氣環(huán)境的相互作用，暫時忽略電氣互連線路等對熱場造成的影響;

(3)假定板上所有器件各向同性均勻?qū)?，且取相同的平均密度值?/p>

采用ANSYS軟件對上述板級電路進行網(wǎng)格劃分，結果如圖4所示。

圖4 板級電路網(wǎng)格劃分

2 板級電路有限元熱分析及元器件布局優(yōu)化［8］

ANSYS熱分析的邊界條件或初始條件可分為7種:溫度、熱流率、對流、輻射、絕熱、生熱。在這里只考慮其中的對流、傳導、和生熱3種邊界條件。

在對板極電路模塊進行熱分析時，假設三端穩(wěn)壓器的轉(zhuǎn)換效率為95%，則其發(fā)熱功耗為1 W。施加的環(huán)境溫度為20℃。同時，僅考慮PCB基板上下底面與周圍空氣形成的對流。圖5所示為分析以后的溫度分布。

元器件的布局不僅要滿足制造時的工藝要求，還應能盡可能地滿足電、熱性能等方面的要求。表2列出了圖3所示板級電路的5種布局方案，分析在不同布局方案下板級電路的溫度分布，以便得出較合理的板級電路集成塊布局方案。

圖5

表2 布局方案情況

圖5為各種布局情況下有限元熱分析的結果。各方案中最高溫度始終出現(xiàn)在集成塊9上隨著集成塊9在電路板上分布位置的不同，電路板的最高溫度也不同，但在各種布局中溫度最高處均位于集成塊9上，其原因顯然在于集成塊9單位體積生熱率最大。換言之，集成塊9在板上的位置對該板極電路模塊的熱場形態(tài)及最高溫度產(chǎn)生了決定性的影響。

表3為各種布局下集成塊9的特性參量。

表3 各種布局情況下溫度極值

結合圖5所示的溫度分布圖可知:按照布局方案3對集成塊進行布局可以使該板極電路溫度較其他4種布局方案低，因此，在實際設計板極電路上的集成塊布局時，可采用布局方案3。

3 考慮散熱措施的板級電路熱分析

在PCB上的集成塊布局均采用較合理的方案(即布局方案3)的情況下，若同時考慮采取散熱措施，可以較明顯的降低模塊的最高溫度。圖6為增大了與外界環(huán)境的熱交換系數(shù)(強迫對流)后板極電路的溫度分布圖。從圖6可見，在考慮了散熱措施后，其最高溫度由原來的91.916℃降低到31.913℃。

圖6 強迫對流時方案3的溫度分布圖

4 分析總結

以上分析得出了生熱率大的元器件在印制電路板上以各種典型方式排列時的溫度分布形態(tài)。由此可知，從結構散熱的角度考慮，當大小、功耗以及元器件數(shù)目都已確定時，應合理地布置元器件在印制板上的位置，建議在熱設計時作如下安排:

(1)采用將高生熱率器件在板面上呈四角型布放的方案。其中，三端穩(wěn)壓器和另外三個生熱率較高的器件6、8、9分占PCB四角，其余器件則適當?shù)卮┎逵谒鼈冎g。此時熱場較均勻地分布于PCB上各處，且高低溫差37.738℃為各種方案中最小。也就是說這樣可以有效地減小各區(qū)域溫度峰值之間的溫度梯度，使溫度分布趨于平緩，以降低熱應力生成，從而提高組件和板子的熱可靠性。一般而言，在同一塊印制板上的電子元器件，可按其生熱率大小分區(qū)放置，并盡量把生熱率較大的器件放在靠近印制板的周邊處，充分發(fā)揮對流效應，且最好把散熱較差的一面放在氣流的上游，而生熱率小的器件可適當?shù)胤胖迷谏鸁崧蚀蟮钠骷g或是氣流的下游。

(2)器件6、8、9集中布置，使局部溫度達到了108.755℃，為各方案中最高值，對器件的性能和使用壽命構成了嚴重的威脅。應避免生熱率較大的元器件分布過于集中，這樣可以避免因器件熱生成局部集中導致溫度向量的疊加從而使溫度場中最高溫度值上升造成的不良影響。

(3)生熱率大的元器件位置也不可過于迫近PCB周邊，以免此處產(chǎn)生應力集中。

［1］Swager A W.Thermal Images Provide Reliability Clues［M］.END，1990:47-58.

［2］Vaccaro J M，Holzhauer D J，Yaworsky P S.Personal Computer Thermal Analyzer，1990.

［3］Godfrey W M，Tagavi K A，Cremers C J，et al.Interactive Thermal Modeling of Electronic Circuit Boards［J］.IEEE Trans Components，Hybrids，and Manufact Technol，1993，16(8):978-985.

［4］李琴，朱敏波，劉海東，等.電子設備熱分析技術及軟件應用［J］.計算機輔助工程，2005(2):50-52

［5］陳潔茹，朱敏波，齊穎.Icepak在電子設備熱設計中的應用［J］.電子機械工程，2005(1):14-16

［6］劉紅，趙芹，蔣蘭芳，等.集成式大功率LED路燈散熱器的結構設計［J］.電子器件，2010(8):481-484

［7］張棟，付桂翠.電子封裝的簡化熱模型研究［J］.電子器件，2006，29:672-679

［8］華慶，殷景華，焦國芹，等.基于ANSYS的功率VDMOS器件的熱分析及優(yōu)化設計［J］.電子器件，2009，32(4):354-356