基于HMC703鎖相環的X波段線性掃頻源設計與實現*

2013-12-29 10:32:58秦聚超

電子器件 2013年6期

秦聚超，姜弢

(哈爾濱工程大學信息與通信工程學院，哈爾濱150001)

線性掃頻源是調頻連續波雷達系統(Frequency Modulated Continuous Wave Radar System)的核心，其性能將直接影響系統整體性能［1-3］。采用分立元件制作的線性掃頻源，為了提高線性度，加入了很多控制器，導致線性掃頻源系統很復雜、體積大，線性度一般為±5%左右，量產與調試比較困難，在很多的場合不能滿足要求［4-5］。采用鎖相環技術設計掃頻源具有輸出頻率高，頻率穩定度高，相位噪聲低，線性度高，雜散抑制好等優點。因為采用集成器件，此線性掃頻源體積很小，加入負反饋，這樣可以使掃頻源的線性度達到千分之幾，可以滿足大部分掃頻雷達的要求。

本文提出了一種基于鎖相環HMC703線性掃頻源的設計方法。與用分立器件實現線性掃頻源相比，此線性掃頻源具有電路結構簡單，體積小，調試工作量小，抗干擾能力強等特點。

1 HMC703的基本工作原理

HMC703的原理框圖如圖1所示，它由控制器部分，掃描控制部分，調制器，可編程R分頻器，可編程N分頻器，鑒相器，RF 2分頻器和電荷泵組成。當輸入信號小于4 GHz時，RF 2分頻器不使能，當輸入信號大于4 GHz，并且小于8 GHz時，RF 2分頻器需要使能。HMC703工作原理為:由芯片外部提供的參考信號FREF通過XREFP引腳輸入，經過R分頻器分頻后輸入到鑒相器，作為鑒相器的參考信號，即頻率合成器的鑒相頻率FPFD。VCO信號經過VCOIN引腳，進入一個可程控制2分頻器，然后進入N分頻器得到FN，FN與鑒相頻率FPFD進行比較，兩者的相位差轉換為與之成比例的脈沖輸出，經過電荷泵輸出控制信號。從CP引腳輸出的脈沖通過芯片外的環路濾波器積分后濾除鑒相雜散信號，變為帶有相位誤差的鑒相控制信號，并輸入到VCO的電壓控制端，從而使VCO鎖定在固定的頻率。

圖1 HMC703原理框圖

HMC703工作電源電壓為3.3 V，電荷泵工作電壓為5 V，最高鑒相頻率為115 MHz，射頻輸入功率為-15 dBm～-3 dBm，參考信號輸入功率一般為6 dBm。HMC703可以工作在整數模式和小數模式，有著很好的相位噪聲系數。內部寄存器讀寫具有雙重緩沖，使頻率控制更加精確，通過控制寄存器可以很方便的實現線性掃頻，FSK調制，PSK調制。精確工作模式下，它內部的24 bit的小數頻率調制器可以實現0頻差。它內部沒有集成VCO，因而使用很靈活，價格也比較低。

2 HMC703的工作模式

HMC703可以工作在整數模式，小數模式，精確頻率模式，FM調制模式，PM調制模式，掃頻工作模式，除了整數模式外，其他工作模式都應該開啟小數模式。小數工作模式可以得到很好的頻率步進，精確頻率模式可以使小數模式頻率的誤差為0。FM，PM工作模式可以用在簡單的通信工作中，通信速率由鎖相環環路濾波器決定。掃頻工作模式支持單向掃頻，雙向掃頻，也支持用戶自定義掃頻，主要應用在FMCW雷達系統中。

根據不同的工作模式，輔助寄存器Reg 0Ah，Reg 0Ch，Reg 0Dh將被使用，如表1所示。

表1 工作模式

HMC703的工作模式很多，在線性掃頻源中，我們只用到了掃頻功能，故本文只介紹小數工作模式和自動雙向掃頻模式，掌握這兩種工作模式其他功能也就可以很容易的實現。

2.1 小數工作模式

通過置 SD_MODE(Reg 06h［7:5］)=0，HMC703工作在小數工作模式，計算VCO輸出頻率公式由下給出:

其中fps為通過 RF 2分頻器后的頻率;fvco為HMC703 RF引腳的頻率;k為當RF 2分頻器使能時，k=2，否則為1;Nint為整數分頻比，為Reg 03h的值;Nfrac為小數部分，為Reg 04h的值;R為參考頻率分頻比;fxtal為參考信號頻率。通過計算，只要將Reg 03h，Reg 04h數據寫入HMC703，就可以輸出相應的頻率。

2.2 掃頻工作模式

掃頻工作模式分為自動雙向掃頻模式，觸發雙向掃頻模式與觸發單向掃頻模式。為用戶提供豐富的選擇，使設計更加靈活。

自動雙向掃頻模式下，第一次觸發發后，信號頻率先由低到最高，當頻率達到最大值時，又自動變到最低，然后自動循環，如圖2所示。

HMC703掃頻配置方法應該按下面的順序配置

(1)使HMC703工作在小數模式(Reg 06h［7:5］=0)。

(2)確定起始頻率，計算開始N，對 Reg 03h，Reg 04h進行編程。

(3)確定步進大小，計算終止N，對 Reg 0Ah，Reg 0Ch，Reg 0Dh 編程。

(4)改變 HMC703工作模式，Reg 06h［7:5］=5，6 或7。

注意:結束的N一定要正好等于起始的N加上步進的整數倍。

圖2 自動雙向觸發掃頻模式

3 線性掃頻源參數設計

對于基于HMC703線性掃頻源而言，系統設計主要是確定鎖相環的參考輸入頻率XREF、鑒相頻率FPFD、前置預分頻器R、分頻器N的大小，輔助寄存器大小以及有源環路濾波器參數。本文設計的線性掃頻源輸出掃頻范圍為10.45 GHz～10.85 GHz，相位噪聲優于-85 dBc/Hz@10 kHz，雜散抑制優于-60 dBc，線性度優于0.3%。

從系統噪聲上考慮，鎖相環對系統噪聲系統的影響為:

根據線性掃頻源的系統求，設計的各參數為:工作模式為雙向自動掃頻模式，FREF=50 MHz，FPFD=50MHz，掃頻時間為1 ms。結合HMC703的datasheet資料，確定reg 0～reg9，regA～regF的各寄存器值如表2所示。

表2 各寄存器值

4 有源環路濾波器仿真設計

環路濾波器是一個低通濾波器，用來濾除高頻雜散信號，對系統相位噪聲，系統穩定度有著重要作用［6-7］。由于HMC513調諧電壓范圍為0～13 V，而HMC703電荷泵輸出電壓范圍為0～5 V，故需要采用有源環路濾波器擴大鎖相環輸出的電源范圍［8-13］。有源環路濾波器采用HITTITE公司提供的Hittite PLL Design Software進行設計。經過優化后的環路濾波器仿真圖如圖3所示，圖中環路濾波器參數為:C1=1 nF，C2=22 nF，R2=330 Ω，R3=330 Ω，C3=560 pF，R4=33 Ω，C4=4.7 nF，Rb1=1 k Ω，Rb2=1 k Ω。從圖4可以看到，在5.4 GHz(10.8 GHz二分頻輸出)在10 kHz時，相位噪聲約為-106 dBc/Hz@10 kHz。

圖3 有源環路濾波器仿真電路圖

圖4 5.4 GHz(10.8 GHz 2分頻后得到)相位噪聲仿真圖

5 系統實現

基于HMC703線性掃頻源與ARM(stm32f107)控制器接口如圖5所示，圖中ARM的一個SPI口與HMC703的 SCK，SDI，SDO相連，ARM 的兩個普通IO口與HMC703的CEN，SEN相連。SCK為SPI串行時鐘輸入，SEN為SPI使能端，高有效。SDI為串行數據輸入。SDO為串行數據輸出，同時也可以通過配置內部寄存器，輸出不同的內部信號。HMC703有兩種寫入時序，本文采用標準的HMC Model，圖6為數據寫入寄存器的時序圖。在SEN的上升沿選通SPI口，第1個時鐘的上升沿，如果SDI為低電平，則為寫操作，如果為高電平，則為讀操作。后續在SCK上升沿到來時，SDI從MSB開始依次寫入，其中前六位為寄存器地址，后24 bit為寄存器值，的最后一位無效位，共32 bit數據，LSB寫入之后，SEN變為低電平，關閉SPI接口。