二階廣義積分器在三相PWM整流器中的應用*

孟凡琨，李蘭君，李正國

二階廣義積分器在三相PWM整流器中的應用*

孟凡琨1，李蘭君1，李正國2*

（1.南華大學 電氣工程學院，湖南 衡陽 421000；2.深圳職業技術學院 汽車與交通學院，廣東 深圳 518000）

針對電網電壓出現頻率偏移時，傳統鎖相環精度差、響應速度慢等問題，提出一種基于雙二階廣義積分器正交信號發生器的新型鎖相環，分析了新型鎖相環工作原理，并建立基于新型鎖相環的三相三電平電壓型SVPWM整流器模型．通過MATLAB/Simulink對模型進行分析驗證，結果表明：該新型鎖相環能夠在頻率突變情況下實現頻率跟蹤，實現有功、無功分量獨立控制以及較高功率因數運行．

SVPWM整流器；鎖相環；二階廣義積分器；解耦控制

三相電壓型PWM整流器與傳統的晶閘管整流器相比，具有功率因數可控、直流側電壓穩定等優點，在工程中得到廣泛應用[1-4]．鎖相環作為整流器控制的核心之一，其性能直接影響整流器整體性能．采用雙閉環控制的整流器需要獲取網側電壓的相位信息，當整流器運行于非理想環境（如三相不平衡、相位突變、頻率變化、諧波污染）時，傳統鎖相環存在精度差、鎖相速度慢等問題．針對傳統鎖相環的不足，文獻[5]提出了一種改進的鎖相環，并在采樣模塊前加入了延遲環節，改善了網側電壓電流的同步性，但在電網頻率出現波動時，鎖相效果不夠理想，輸出電壓頻率紋波偏高，動態特性一般．文獻[6]提出了離散傅立葉變換鑒相的數字鎖相環，并提出了數字域模型和參數設計方法，但只能適用于特定的場合．

本文基于坐標變換理論，提出一種新型的數字鎖相環，并將其應用于三相三電平電壓型VSR中．

1 三相三電平VSR的數學模型和控制策略

1.1 三相三電平VSR數學模型

在三相三電平VSR主電路中，網側電壓uk（k=a、b、c ）；電流ik；電感Lk=L；等效電阻Rk=R；鉗位二極管D1～D6；直流側電容C1=C2=C；電阻Rdc；I0為直流側電流．

以網側電流為狀態變量，通過坐標變換得到VSR在dq坐標系下的數學模型：

式中，ed，eq為網側電動勢矢量Edq的d、q分量；

ud，uq為網側電壓矢量Vdq的d、q分量；

id，iq為網側矢量Idq的d、q分量．

1.2 基于dq坐標系的雙閉環控制策略

已知在dq坐標系下電流id，iq存在著耦合關系，為實現高功率因數運行，實現有功無功電流獨立控制，采用前饋解耦策略[7]，電流采用PI調節器，則的控制方程如下：

式中，kiP，kiI為電流內環比例增益和積分增益；為i，i電流指令值．dq

將式（2）代入式（1）得：

式中，p為微分算子．

根據上述分析，可以構造基于dq坐標系的雙閉環控制結構，如圖1所示．

圖1 三相VSR電流內環解耦控制方案

2 新型鎖相環的結構與控制原理

為了更好地解決傳統鎖相環在非理想環境下的鎖相問題，通過構建基于二階廣義積分器正交信號發生器[8-9]（Second Order Generalized Integrator-Quadrature Signal Generator—SOGIQSG）的自適應濾波器來實現諧波分量的濾除和鎖相控制．

式中，[T+]表示正序分解變換，q為時域內對原信號進行o90的相位偏移（滯后），為網側電壓abcU正序分量．

由（4）式可知，要得到網側電壓的正序分量，需要對輸入信號進行o90的移相獲得兩相正交信號．這種o90移相可采用T/4周期傳輸延遲、微分等方法，在頻率變化時鎖相環響應較慢，尤其諧波容易對微分環節產生噪聲，并不能實現信號的完全正交．因此，可采用基于二階廣義積分器正交信號發生器（SOGI-QSG）來產生兩相正交信號，不僅可以對信號移相o90，還可以消除諧波干擾．SOGI-PLL的系統控制結構框圖如圖2所示．

SOGI-QSG主要利用內模原理[9-10]的自適應濾波來達到目的，其結構框圖如圖3所示．三相電網電壓在正序dq坐標系下由兩部分組成：常量和二倍頻分量．可采取圖4所示的方案，實現擾動內模抑制諧波和不對稱分量；同時，解耦網絡中PI調節器對恒定直流指令的調節實現無靜差．

圖2 DSOGI-PLL系統控制結構框圖

圖3 二階廣義積分器正交信號發生器（SOGI-QSG）自適應濾波器

SOGI-QSG的傳遞函數為：

式（5）、（6）的幅頻和相頻如下：

當輸入信號為tVvωsin=，假設ωω=?，

則（5）、（6）中傳遞函數的自適應濾波器的輸出為：

根據ts=4.6τ計算二階系統的調整時間，式（11）、（12）中，對于給定整定時間，SOGI-QSG的增益為當k=2時，阻尼系數調整時間和超調量之間關系最優．

3 仿真分析

為了驗證鎖相環的性能，利用MATLAB/Simulink搭建VSR模型，方案如下：正序線電壓Vph-ph=380V，頻率f=50Hz，交流側濾波電感L=0.3mh，電阻R=0.05?，直流側電容C=2mF，電阻Rdc=14?，開關頻率f=10kHz．圖2中電壓外環PI參數，比例系數：kpu=0.1，積分系數：kiu=50；電流內環PI參數，比例系數：kpi=6，積分系數：kii=8000．

假定三相正序電壓vph-ph為380V，初始相位φ=0，直流側給定電壓Ud*c為700V，設基準電壓為700V，圖4 為整流器交流側A相電壓電流波形，0.05s后VSR實現單位功率因數運行；圖5為直流測電壓波形，可見直流電壓的紋波較小．由此驗證了SOGI-QSG的可行性和正確性．

在實際運行狀態下，VSR可能運行于非理想環境下．假設網側頻率在0.1～0.2s發生突變，fs=30Hz．圖6為VSR網側A相電壓電流波形，可以看出VSR很快實現單位功率運行．而且當頻率fs突變時，電壓電流同相位，VSR運行于單位功率因數狀態，表明了鎖相環具有較好快速性和頻率自適應性．圖7為VSR直流側波形，當頻率發生突變時，電壓幾乎沒有波動．

假定網側在0.1s～0.3s受到諧波干擾時，其中三次零序諧波，相位角-25°，幅值44V，五次負序諧波，相位角35°，幅值33V．圖8為VSR網側A相電壓電流波形，可以看出在0.05s時VSR運行于單位功率因數狀態．當受到諧波干擾時，電壓電流同相位，VSR運行于較高功率因數狀態，表明了鎖相環具有較好的快速性和抗干擾能力；圖9為VSR直流側電壓波形，當受到諧波干擾時，電壓紋波因數較小，且ΔUdcmax≤1%．圖10為網側有功電流和無功電流，有功電流基本不受諧波干擾，而無功電流較小且含有6次諧波，實現了有功電流和無功電流的解耦控制．

圖4 整流器交流側A相電壓電流波形

圖5 直流側電壓波形

圖6 VSR網側A相電壓電流波形

圖7 VSR直流側電壓

圖8 0.1～0.3s受到諧波干擾下VSR網交流側A相電壓電流波形

圖9 0.1～0.3s受到諧波干擾下VSR直流側電壓波形

圖10 有功電流和無功電流波形

可見，SOGI-QSG鎖相環能夠在非理想環境下快速地獲得電壓正序分量的頻率和相位信息，且具有良好的頻率自適應性．由于鎖相環中含有低通濾波器，能對諧波起一定的抑制作用，但當網側諧波含量較高時，需要另加濾波器進行處理．

[1] Bowes S R, Lai Y S. The relationship between space -vector modulation and regular-sampled PWM[J]. IEEE Transactions on Industrial Electronics, 1997，44（5）：670-679．

[2] Busquets-Monge S, Bordonau J,Boroyevich D, et al. The nearest three virtual space vector PWM-a modulation for the comprehensive neutral-point balancing in the three-level NPC inverter[J].IEEE Power Electronics Letters, 2004，2（1）：11-15．

[3] 丁奇，嚴東超，曹啟蒙．三相電壓型PWM整理器控制系統設計方法的研究[J]．電力系統保護與控制，2009，37（23）：84-87，99．

[4] 張宏杰，張輯，孫祖明．三相電壓型PWM整流器不平衡控制策略研究[J]．電力系統保護與控制，2009，37（22）：13-16．

[5] 孫強，尹忠剛，鐘彥儒．基于βα- 靜止坐標系的PWM整流器雙單輸入單輸出模型[J]．電工技術學報，2010，25（23）：73-80．

[6] 孔雪娟，羅疇，彭力，等．基于周期控制的逆變器全數字鎖相環的實現和參數設計[J]．中國電機工程學報，2007，27（1）：60-64．

[7] Ye Y, Kazerani M, Quintana V H. A novel modeling and control method for three-phase PWM converters[C]// PESC 2001 IEEE 32th Annual, 2001：102-107．

[8] Rodriguze P, Teodorescu R, Candela, et al. New Positivesequence Voltage Detector for Grid Synchronization of Power Converter under Faulty Grid Condition[C]// Power Electronics Specialists Conference, PESC, 37th IEEE, 2006．

[9] Ciobotaru M, Teodorescu R, Blaabjerg F. A New Single_Phase PLL Structure Based on Second Order Generalized Integrator[C]// Proc 37thIEEE PESC, 2006：1511-1516．

[10] 郭衛農，陳堅．基于狀態觀側器的逆變器數字雙控環控制技術研究[J]．中國電機工程學報，2002，22（9）：64-68．

Application of SOGI in Three-phase PWM Rectifier

MENG Fankun1, LI Lanjun1, LI Zhengguo2

（1. College of Electrical Engineering, University of South China, Hunan, Hengyang 421000; 2. Shenzhen Polytechnic, Shenzhen , Guangdong 518000, China）

Conventional phase-locked loop (PLL) is characterized by low detection accuracy and response speed under frequency offset of grid voltage conditions. A novel digital PLL based on Doubled Second Order Generalized Integrator-Quadrature Signal Generator (SOGI-QSG) is proposed with its working principles analyzed，the model of three-phase three level voltage SVPWM rectifier built, and the framework of control strategy given．Besides, simulation results show that the new PLL has better precision and adaption under frequency mutation, and it can realize active, reactive power respectively control with high power factor.

SVPWM rectifier; PLL; SOGI; decoupling control

TM461

A

1672-0318（2014）03-0033-05

2013-10-01

*項目來源：廣東省高新技術產業工業攻關重點資助項目（2011B010100016）

孟凡琨（1988-），男，河南新鄉人，碩士研究生，研究方向為汽車動力系統控制理論與應用．

＊通訊作者：李正國（1972-），男，湖南汨羅人，博士，副教授，主要研究方向：電力電子技術．