基于FFT共軛對稱性的抗干擾設計實現

杜 輝，譚惠軒，崔 釗

(1.中國電子科技集團公司第五十四研究所，河北石家莊050081;2.軍械工程學院，河北石家莊050003)

0 引言

近些年爆發的幾場局部戰爭，從1991年的海灣戰爭到2003年的美伊戰爭，GPS技術發揮著越來越重要的作用。各國也在全力發展自主的導航系統。但由于衛星導航的固有特性，會使達到接收天線信號的電平較低，這個特點決定了其容易受到有意或無意干擾的影響［1］。為了保證接收設備的可靠性，需要采用有效的抗干擾信號處理手段，其中空域濾波處理是較為廣泛應用的一種［2－5］。

這種方式可以有效地剔除從空間上可以區分的干擾，但是在復雜的干擾環境下，可能同時存在多個多種形式的干擾。這樣，如果單純采用空域濾波的處理方式，勢必會由于多個窄帶干擾存在而占用自由度［6］。這種情況下，就需要應用級聯的方式對帶內窄帶干擾進行先行剔除［7］。

介紹了級聯式抗干擾的原理，描述了級聯前端頻域濾波的實現方式，其中著重分析了實數FFT的共軛對稱性，并據此引入優化設計及仿真驗證，得出了該設計可應用于實際工程的結論。

1 級聯式抗干擾

基于4陣元抗干擾天線陣列設計原理如圖1所示。

圖1 級聯式抗干擾原理

首先，從天線接收到的信號通過模擬射頻部分變為模擬中頻信號，再經過A/D變換器變為4路數字中頻信號，分別對4路信號進行頻域濾波，消除了帶內的窄帶干擾后，送入空域處理模塊進行空域濾波，最后將濾波完成的信號輸出。這里，頻率濾波采用的是加窗FFT的方法，由于單純的空域濾波的自由度取決于天線單元的數目，為了在多干擾的情況下正常工作，先濾除頻域的窄帶干擾是行之有效的手段［8］。空域濾波采用的是在干擾方向進行零陷的方法。接下來，著重介紹其中前半部分，也就是頻域濾波的實現方式。

2 頻域濾波

目前，主流基于變換域方式進行濾波的方法就是加窗的 FFT［9，10］，如 blackman － harris 窗。該方式可以有效地抑制由于FFT產生的頻率彌散。但由于加窗會帶來能量的損失，一般不超過3dB。為了有效降低損失，一般采用50%重疊的加窗FFT進行實現［11，12］。頻域濾波原理如圖2所示。

圖2 頻域濾波原理

將輸入的信號分為2路，其中一路延時半個FFT周期。2路分別進行加窗、FFT、干擾鑒別和消除以及 IFFT處理，最后進行合路輸出［13，14］。

這樣，一路A/D信號的處理要占用4組FFT(/IFFT)，4路信號總共就需要16組FFT，因而就需要利用FFT的特性來減少資源的消耗。

2.1 FFT的共軛對稱性

設2路輸入采樣實信號分別為ai，bi，令ci=ai+j*bi，其中i，k∈0，n－[]1，則

由于Ak，Bk均具有共軛對稱性，即兩數列實部相對于中間對稱，虛部相對于中間對稱取反，即

則

由式(1)和式(4)聯立可得:

即可用一個FFT單元實現2組實數FFT變換。

2.2 對設計的優化

根據上述分析，在實現中對2路采樣后的實信號進行合并處理，分別將其填入FFT輸入信號的實部和虛部。在FFT結果輸出的過程中，對前N/2(N為FFT點數)點的數據進行緩存，在第N/2+1點數據輸出時，同時將緩存的數據逆序輸出，與后N/2點的數據分別進行如式(5)和式(6)的運算，恢復出2路輸入信號的FFT結果。

確定剔除的門限后，將緩存的結果與門限進行比對，未超出門限的將折疊后的結果送入IFFT，超出門限的將0送入IFFT。數據折疊的方式如式(1)和式(2)。

在該設計中，采用的是Quartus FFT IPcore，點數為512點，數據及旋轉精度均為18位，IO數據流格式為stream。這樣優化后，總共還需要8個FFT模塊，在EP3C120平臺，消耗的資源為41 232個LE，與優化前對比，節約了一半的FFT模塊，約節約1/3的資源。

2.3 實驗及仿真

為了驗證改進后的設計性能，專門搭建了抗干擾數據采集平臺。平臺由信號源、分路器、4路下變頻器組以及自制的14 bit數據采集設備組成。在輸入干信比為60 dB的條件下，信號源產生L波段的單頻信號，經分路器分為A、B兩路，分別經過下變頻器以及數據采集設備，獲得一段時間的信號采樣值。

完成VHDL程序設計后，利用采集的數據作為激勵，分別在Modelsim平臺及Matlab平臺進行仿真。在仿真中，比較了Modelsim平臺仿真的優化后的FFT以及Matlab平臺正常的FFT數據輸出結果。結果證明，由于存在舍入誤差，在輸入FFT數據平均值大于8的條件下，優化后的FFT與正常FFT輸出結果誤差平均小于5%，符合設計要求。

完成整個頻率濾波仿真后，對處理完成的數據進行分析，干擾消除前后的對比如圖3所示。其中，圖3(a)為干擾抑制前的信號頻譜，圖3(b)為干擾抑制后輸出的信號頻譜。可以從圖中看出，抑制效果較為明顯，且對信號頻譜影響不大。

圖3 A路下變頻器輸出數據干擾抑制效果

3 結束語

在復雜干擾環境中，先進行窄帶干擾抑制處理可以有效地提高后續空域處理的性能。相應地會引入多路并行處理，代價是消耗的資源增多。由此，主要闡述了級聯式抗干擾處理中窄帶干擾抑制部分的優化處理方法。利用FFT的共軛對稱性處理，可以大幅度減少FFT部分的資源消耗，從而使單片FPGA中實現級聯抗干擾處理成為可能，進而可以提供芯片級的實現方案。

［1］王運東.GPS接收機系統的抗干擾技術［J］.艦船電子工程，2006(6):31－35.

［2］魏 亮.基于G－S算法的GPS接收機抗干擾技術研究［J］.無線電工程，2013，43(4):37 －41.

［3］李 戍，張玉萍.基于多級維納濾波對消的方向圖綜合［J］.無線電通信技術，2012，38(6):45 －47.

［4］張卓鴻.兩點源角度欺騙干擾性能仿真與分析［J］.無線電通信技術，2013，39(1):87 －90.

［5］樂四海.聯合空時濾波算法在接收機抗干擾中的應用［J］.現代導航，2013(2):1 －4.

［6］張春海.基于噪聲功率估計的抗窄帶干擾接收機自適應PN碼捕獲技術［J］.信號處理，2007(4):165－168.

［7］何 訸.基于 FPGA的 GNSS接收機抗干擾的設計［J］.火控雷達技術，2012(12):62 －67.

［8］周 柱.一種GPS接收機級聯抗干擾方法［J］.信號處理，2010(9):1 334 －1 340.

［9］丁 宇.衛星導航信號窄帶干擾抑制技術研究［J］.全球定位系統，2008(6):1－4.

［10］王 婭.對GPS/INS接收機干擾效果評估方法分析［J］.無線電工程，2011，41(8):25 －27.

［11］龔文飛.衛星導航接收機陷波器級聯抑制窄帶干擾研究［J］.宇航學報，2010，31(12):2 704 －2 710.

［12］CAPOZZA P T，HOLLAND B J ，HOPKINSON T M，et al.A Single-chip Narrow-band Frequency-domain Excisor for a Global Positioning System Receiver［J］.IEEE Journal of Solid-State Circuits，2000，35(3):401 －411.

［13］狄旻珉，張爾揚.一種多級 GPS抗干擾接收機設計［J］.通信學報，2005，26(11):82 －86.

［14］CAPOZZA P T，HOLLAND B J ，HOPKINSON T M，et al.Measured Effects of a Narrowband Interference Suppressor on GPS Receivers［C］∥ION 55th Annual Meeting，1999:28－30.