基于FPGA的雷達信號處理板設計與實現

林琳

摘 要： 基于CPCI總線， 使用FPGA實現了雷達信號處理板的設計與實現。實現數字下變頻，大時寬帶寬積數字脈沖壓縮以及FFT等通用雷達信號處理功能。最后給出了數字下變頻和大時寬帶寬積數字脈沖壓縮在某雷達系統中的測試結果，測試結果滿足系統要求。

關鍵詞：DDS； FPGA； 脈沖壓縮； 雷達信號處理

中圖分類號： TN958.3?34 文獻標識碼： A 文章編號： 1004?373X（2014）11?0051?06

Abstract： Based on CPCI bus， a radar signal processing board was designed and implemented with FPGA， which can be used to accomplish the general functions for radar signal processing like DDC， pulse compression of large time?bandwidth pro?duct signals in time?domain and FFT. At last， DDC and the pulse compression of large time?bandwidth product signals in time?domain are realized according to the requirements of some radar signal processing systems. The test results prove the effectiveness of the system.

Keywords： DDS； FPGA； pulse compression； radar signal processing

0 引 言

雷達系統需要對海量數據進行并行、實時處理，設計雷達信號處理板需要考慮三個方面的問題：數據并行實時處理、數據傳輸總線選擇和多通道處理。

實現數據實時并行處理的關鍵在于信號處理器的選擇。選用信號處理器必須兼顧數據處理的復雜性和實時性要求。高端的FPGA已經具備了對信號進行高密度，大規模并行處理能力，加上在高速并行處理上的優勢，FPGA已經成為解決高實時大運算量信號處理的重要手段。

CPCI總線是以PCI電氣規范為標準的高性能工業用總線標準， 基于CPCI總線標準，通過FPGA的高速實時并行處理能力，設計多通道通用雷達信號處理板。

1 系統方案概述

根據雷達信號處理板設計的要求，總體框圖如圖1所示。

系統主要由AD6654前端高速采集、D/A高速實時回放、FPGA數字信號處理以及CPCI總線組成。八路模擬信號通過AD6645前端采集通道送到4片FPGA中進行數字信號處理；控制信號通過CPCI與FPGA完成交互。4片FPGA進行信號處理的結果也可以直接通過CPCI接口送到主機上進行后續分析和處理。也可以通過兩路D/A對數據進行實時觀察和分析。

2 系統硬件實現

2.1 電源和時鐘設計

電源分配網絡的設計在電路設計過程中占有十分重要的地位，下面從電源芯片選擇、電源噪聲過濾和FPGA鎖相環電源設計三個方面來闡述電源分配網絡的設計。

通用信號處理板需要提供數字5 V，3.3 V，1.1 V，2.5 V和模擬5 V這5種幅值的電壓。其中，1.1 V給4片FPGA（EP3SE110F1152C4）內核提供電壓；2.5 V給FPGA的差分I/O提供電壓；3.3 V給FPGA的I/O，AD6645，AD9764提供電壓；模擬5 V給AD6645，AD9764提供電壓。

CPCI的底板可以提供3.3 V，5 V，+12 V和-12 V這4種電壓，12 V，-12 V的電源插針只有一根，只能為每塊板卡提供500 mA的電流[1]。而上面所提到的1.1 V，2.5 V這2種電壓不能直接通過工控機的底板得到，需要通過電源轉換模塊進行轉化才能得到。

LT1764A系列電源芯片是低噪聲，線性低壓降型電源轉換芯片，可以提供最大3 A的電流，可以固定輸出1.5 V，1.8 V，2.5 V，3.3 V電壓。

TPS75933也是線性低壓降型電源轉換芯片，可以提供最大7.5 A的電流，可以固定輸出1.5 V，1.8 V，2.5 V，3.3 V電壓，用來給4片EP3SE110F1152C4的普通I/O提供3.3 V電源。

TI公司的PTH05010電源模塊使用開關電源芯片，5 V電壓輸入，可以提供15 A的輸出電流，輸出電壓0.8～3.6 V可調節，轉換效率最高可達96%。用來給4片EP3SE110F1152C4內核提供1.1 V電壓。

時鐘電路的設計是系統設計中一個非常重要的環節，時鐘作為電路工作的基準，如果質量不高會嚴重影響系統的可靠性和穩定性。

綜合考慮調試的方便以及系統的實際需求設計了兩個時鐘，一個是由晶振提供的50 MHz的內部時鐘，一個是由系統提供的外部時鐘。內部時鐘直接送到FPGA的專用時鐘輸入管腳，外部時鐘通過AD8561送到FPGA的專用時鐘輸入管腳，可以根據需要在FPGA內部進行兩個時鐘的選擇和切換。

由于信號處理板上有8片AD6645和4片FPGA，所以采用CKV2310時鐘專用芯片提供時鐘，時鐘電路框圖如圖2所示。CKV2310是一個低電壓（2.4～3.6 V）供電的時鐘驅動芯片，一路輸入能得到十路輸出，這種結構在多處理器系統中保證時鐘的同步時非常有效。在每一路輸出端口加33 Ω左右的匹配電阻既能保持時鐘的穩定和同步又方便測試。為了保證八片AD6645的時鐘相位一致，布線過程中八路時鐘信號到八路AD6645走線長度一致。

2.2 A/D及D/A電路設計

本文根據系統所要求的動態范圍和性能指標選用了AD公司推出的第四代寬帶模/數轉換器AD6645。

AD6645是一種高速、高性能的單片14位A/D轉換器，標準采樣率達到105 MSPS，無雜散動態范圍（SFDR）為100 dB，典型的信噪比為74.5 dB。AD6645的主要特點[3]有：完整的解決方案，片內包含跟蹤保持放大器和基準電壓源；高分辨率（14位）和寬動態范圍；高采樣速率，標準采樣率達到105 MSPS；模擬信號采用差分輸入方式；功耗約為1.5 W，采用兩組電源供電，5 V為模擬部分供電，3.3 V為數字部分供電。

A/D是連接模擬前端和數字信號處理的橋梁，其性能很大程度上決定了整個接收通道的性能。

為了達到最優的性能，AD6645采用差分時鐘輸入。A/D時鐘電路的設計[4]如圖3所示，時鐘信號通過變壓器交流耦合到時鐘輸入引腳 ，變壓器次級有兩只反向相接的肖特基二極管，以便使時鐘信號幅度限制在峰峰值0.8 V以內，避免過大電壓擺幅的時鐘信號通過反饋作用到AD6645的其他接口，還可以限制輸入到[ENCODE]的噪聲。

由于采樣精度受到時鐘性能的影響，為了盡可能地降低可能受到的電磁干擾以及降低對其他電路的干擾，在整個模擬部分下面進行了大面積的鋪銅接地[5]。

AD6645的模擬輸入信號是差分接口[6]，因為采用差分輸入可以很好地抑制偶次諧波，提高電路的性能。對由電源和地引入的寄生噪聲以及本振反饋引入的共模信號也有很強的抑制作用。

變壓器耦合模擬輸入電路圖如圖4所示。模擬信號通過變壓器ADT4-1WT交流耦合到輸入引腳[AIN，][AIN]上。AD6645的模擬輸入電壓被偏置到2.4 V，在電路內部每個模擬輸入通過500 Ω電阻連接到2.4 V偏置電壓和差分緩沖器。[R2]和[R3]是用來隔離變壓器和AD6645的，這樣可以限制從AD6645反饋到變壓器次級的動態電流量。AD6645允許輸入的峰峰值為2.2 V，通過調整[R2，][R3]和[R4]來調節模擬輸入信號的大小。在本設計中，[R1]為62 Ω，[R2]和[R3]為220 Ω，[R4]為1 000 Ω，實現了輸入信號的阻抗匹配。

為了能夠實時方便的檢測信號處理結果的正確性，在電路設計中對信號處理的結果進行了D/A變換，能實時方便的監測數字信號處理的結果，方便測試和驗證。

本文采用了AD公司的AD9764，AD9764是14 b的最高工作在125 MSPS的高速器件。同時在D/A處理后加入了運放器件，對D/A電路的輸出信號放大。D/A電路測試框圖如圖5所示。在FPGA內設計多路選擇器（MUX）電路，使用外部開關作為MUX的選擇地址控制器，完成使用D/A電路檢測不同通道雷達信號處理結果的任務。

2.3 測試和加載設計

由于通用信號處理板上的元件密度非常大，如何有效的測試一些關鍵信號成為設計的一個難題。可測性手段如下：針對關鍵信號預留相應的測試點；通過JTAG接口完成測試和驗證。

JTAG作為一種標準的測試規范，可以通過JTAG口使用FPGA內嵌的邏輯分析儀SignalTap Ⅱ來進行測試，它具有以下特點：

（1） SignalTap Ⅱ的升級是隨著Quartus Ⅱ軟件版本的升級而升級的，無需單獨安裝，安裝Quartus Ⅱ軟件后，就可以方便的使用SignalTap Ⅱ的功能。

（2） SignalTap Ⅱ工具使用JTAG口對FPGA芯片內部數據進行獲取，無需添加其他接口。

（3） SignalTap Ⅱ對數據的采樣速率最高可達到200 MHz，可以滿足設計在FPGA中的使用要求。

（4） SignalTap Ⅱ支持高級觸發功能，這在復雜信號測試中非常有用。

3 信號處理功能實現

3.1 數字下變頻設計

隨著高速A/D器件的發展以及中頻正交采樣理論的出現，中頻直接數字正交檢波已經成為雷達信號處理系統中主流的信號解調方法。數字中頻正交采樣很好地解決了I、Q兩路信號幅度不一致和相位正交誤差，鏡頻抑制比得到了極大的提高，可以后續數字信號處理提供了高質量的信號。

數字下變頻的作用是將高速率信號變成低速率基帶信號，以便于做進一步的信號處理。典型的數字下變頻采用乘法器和NCO實現，其方法的缺點在于抽取在低通濾波后進行，大量運算結果被浪費，運算效率低。

因此，本文提出一種基于多相結構的高效寬帶數字下變頻結構，其原理框圖如圖6所示。

具體實現為，2倍抽取在A/D內通過DMUX完成。然后由符號轉換將輸入信號正負交替輸出，利用加法器實現，加減可以控制。需要輸出原數據時，加減控制設為加法；需要輸出反相數據時，則將加減控制設為減法，輸出數據為零減去原數據。FPGA實現如圖7所示。

3.2 脈沖壓縮設計

脈沖壓縮雷達采用寬脈沖發射以提高發射的平均功率，保證足夠大的作用距離；而接收時采用相應的脈沖壓縮算法獲得窄脈沖，以提高距離分辨率，解決了雷達作用距離與距離分辨率之間的矛盾。

脈沖壓縮的時域處理即雷達回波序列與匹配濾波器的系數序列做復數卷積運算，通常用FIR濾波器來實現。因此實現大時寬帶寬積的數字脈沖壓縮的關鍵在于FIR濾波器的設計，而在FPGA中實現FIR濾波器的制約在于乘法器的數量。對于脈沖壓縮系統而言，其匹配濾波器系數均可設計成對稱形式，通過使用對稱結構的FIR濾波器結構，在數據和系數相乘之前，完成數據的相加，乘法的運算量減少[N2]次，可以節省乘法器資源。

雖然采用系數對稱的FIR濾波器結構可以節省一半的乘法器資源，但由于FPGA的乘法器資源有限，可以考慮只用一個乘法器，對其進行時分復用，即速率換面積的思想。采用時分復用的思想，在設計濾波器時可以根據實際情況靈活地選擇乘法器的復用次數[N]和采樣頻率。從上次加法運算結束到這次加法運算開始的一個數據時鐘周期的時間間隔內，乘法器應完成[N]次乘法運算，每次乘法運算占用一個乘法時鐘周期，[N]次乘法運算也就是實現了一次卷積運算，這樣就只需要一個乘法器，其時序關系如圖8所示。

時分復用的次數[N]要根據FPGA的速度等級以及數據的采樣頻率來決定，在這里令乘法器的復用次數為40，這樣通過時分復用技術，乘法器的數量只需原來的[140。]利用PLL的倍頻功能，生成40倍數據采樣頻率的時鐘作為乘法器的運算時鐘。把每40階作為1個乘累加單元，本文設計了1 440階的通用的FIR濾波器用來實現大時寬帶寬積信號的脈沖壓縮，共分為36個乘累加單元，分別處理，最后對各單元結果求和。每個單元使用兩個40選1的選擇器，一個選擇參與運算的數據，另一個選擇相應的匹配系數，數據和系數同時送到乘法器內，完成運算后，送到累加器中，每完成40次乘法，鎖存累加結果，各級的累加結果相加，得到最終的脈壓結果。實現框圖如圖9所示。

3.3 FFT設計

當前主流FPGA均已經實現了通用信號處理算法的IP核，因此可以使用IP core來提高設計性能[7]；降低產品開發成本；縮短設計周期；設計靈活性強；仿真方便。

圖10主要是進行IP核參數設置，主要選擇器件的系列和FFT的點數以及輸入數據和旋轉因子的精度[8]，需要注意的是數據的精度必須大于等于旋轉因子的精度。在這里，器件系列選擇的是Stratix Ⅲ，FFT點數為1 024，數據和旋轉因子的精度都為14位。

圖11主要進行IP核結構配置，主要配置FFT的Engine個數和輸入輸出流的相關配置。從圖中可以得知，當選擇Streaming的時候Engine塊設置不可修改，默認為Quad Output。Streaming格式表示輸入輸出的序列是連續的數據流。

圖12是IP核實現選項，主要設置FFT核實現的資源配置。Structure項有4Mults/2Adders和3Mults/5Adders兩個選項，用來選擇復數乘法的架構，選擇4Mults/2Adders，器件會更多的使用內部的DSP資源，LE資源的使用量最少。Twiddle ROM Distribution選項用來選擇存放旋轉因子的ROM空間。

在這些參數配置完成之后，設置仿真，用來生成仿真的模型以及用于第三方工具的網表。為了驗證FFT功能，在ROM中存入頻率為5 MHz，14位量化，1 024點的正弦波信號，通過控制信號進行循環輸出，1 024點FFT在SignalTap Ⅱ中的實測結果如圖13所示。從圖13中可以得知Source_error為0，FFT運算沒有錯誤；Source_exp為-11說明得到的FFT結果相對實際的FFT結果縮小了[211]即2 048倍。采樣頻率為40 MHz，FFT結果相對數據延時2 109點即[2 10940=]52.725 μs輸出。

4 系統測試

本文根據某雷達系統的具體要求進行了程序設計，在雷達信號處理板上實現了數字下變頻和大時寬帶寬積數字脈沖壓縮[9]，并給出了測試結果。

4.1 數字下變頻測試結果

以線性調頻信號作為輸入信號，經過數字下變頻，得到I、Q兩路基帶信號分別送到D/A中進行數模變換，通過示波器觀察波形。圖14與圖15分別是數字下變頻后的I路信號和數字下變頻后的Q路信號。從圖中可以觀察到I、Q兩路信號的幅度基本一致。

以雷達回波模擬器的線性調頻信號作為輸入信號，A/D采樣后的數據經過數字下變頻，得到I、Q兩路基帶信號[10]，把數字下變頻后的I、Q兩路基帶信號輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到數字下變頻電路的鏡頻抑制比。圖16為數字下變頻后信號的鏡頻抑制比，在整個信號帶寬內，其鏡頻抑制比都大于70 dB。

4.2 大時寬帶寬積數字脈沖壓縮的測試結果

圖17是線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。圖18是非線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。

把脈沖壓縮后的I、Q兩路脈壓數據輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到脈沖壓縮的實測結果。圖19和圖20分別是線性調頻信號（BT=1 028）和非線性調頻信號（BT=1 028）的脈沖壓縮實測結果。BT=1 028的線性調頻信號的主副比為42.521 3 dB，BT=1 028的非線性調頻信號的主副比為42.329 0 dB。

從以上的測試結果中可以得到以下結論：線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的；非線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的。

5 結 語

根據當今雷達信號處理發展的標準化和通用化的發展趨勢，并結合CPCI總線、FPGA和電路設計等方面的專業知識，本文研究了基于FPGA的雷達信號處理板設計，針對某雷達系統的具體要求進行了程序設計，并給出了測試結果。為雷達信號處理板提供了設計參考。

參考文獻

[1] 梁麗.基于FPGA的雷達信號處理系統設計[D].南京：南京理工大學，2006.

[2] 王華強.基于標準總線的通用信號處理板設計[D].西安：西安電子科技大學，2006.

[3] 陳妮.基于CPCI總線的通用信號處理板設計[D].西安：西安電子科技大學，2008.

[4] 吳繼華，王誠.Altera FPGA/CPLD設計（高級篇）[M].北京：人民郵電出版社，2005.

[5] 蘇濤，何學輝，呂林夏.實時信號處理系統設計[M].西安：西安電子科技大學出版社，2006.

[6] Analog Devices. AD6645 data sheet [M]. USA： Analog Devi?ces， 2003.

[7] Altera Corporation. Stratix III device handbook， volume 1 [M]. California， USA： Altera Corporation， 2007.

[8] 白海龍.基于多FPGA和多DSP的SAR成像信號處理機設計[D].西安：西安電子科技大學，2008.

[9] 丁玉美，高西全.數字信號處理[M].2版.西安：西安電子科技大學出版社，2006.

[10] 尹彩鈴.脈沖壓縮算法研究與仿真[D].西安：西安電子科技大學，2008.

時分復用的次數[N]要根據FPGA的速度等級以及數據的采樣頻率來決定，在這里令乘法器的復用次數為40，這樣通過時分復用技術，乘法器的數量只需原來的[140。]利用PLL的倍頻功能，生成40倍數據采樣頻率的時鐘作為乘法器的運算時鐘。把每40階作為1個乘累加單元，本文設計了1 440階的通用的FIR濾波器用來實現大時寬帶寬積信號的脈沖壓縮，共分為36個乘累加單元，分別處理，最后對各單元結果求和。每個單元使用兩個40選1的選擇器，一個選擇參與運算的數據，另一個選擇相應的匹配系數，數據和系數同時送到乘法器內，完成運算后，送到累加器中，每完成40次乘法，鎖存累加結果，各級的累加結果相加，得到最終的脈壓結果。實現框圖如圖9所示。

3.3 FFT設計

當前主流FPGA均已經實現了通用信號處理算法的IP核，因此可以使用IP core來提高設計性能[7]；降低產品開發成本；縮短設計周期；設計靈活性強；仿真方便。

圖10主要是進行IP核參數設置，主要選擇器件的系列和FFT的點數以及輸入數據和旋轉因子的精度[8]，需要注意的是數據的精度必須大于等于旋轉因子的精度。在這里，器件系列選擇的是Stratix Ⅲ，FFT點數為1 024，數據和旋轉因子的精度都為14位。

圖11主要進行IP核結構配置，主要配置FFT的Engine個數和輸入輸出流的相關配置。從圖中可以得知，當選擇Streaming的時候Engine塊設置不可修改，默認為Quad Output。Streaming格式表示輸入輸出的序列是連續的數據流。

圖12是IP核實現選項，主要設置FFT核實現的資源配置。Structure項有4Mults/2Adders和3Mults/5Adders兩個選項，用來選擇復數乘法的架構，選擇4Mults/2Adders，器件會更多的使用內部的DSP資源，LE資源的使用量最少。Twiddle ROM Distribution選項用來選擇存放旋轉因子的ROM空間。

在這些參數配置完成之后，設置仿真，用來生成仿真的模型以及用于第三方工具的網表。為了驗證FFT功能，在ROM中存入頻率為5 MHz，14位量化，1 024點的正弦波信號，通過控制信號進行循環輸出，1 024點FFT在SignalTap Ⅱ中的實測結果如圖13所示。從圖13中可以得知Source_error為0，FFT運算沒有錯誤；Source_exp為-11說明得到的FFT結果相對實際的FFT結果縮小了[211]即2 048倍。采樣頻率為40 MHz，FFT結果相對數據延時2 109點即[2 10940=]52.725 μs輸出。

4 系統測試

本文根據某雷達系統的具體要求進行了程序設計，在雷達信號處理板上實現了數字下變頻和大時寬帶寬積數字脈沖壓縮[9]，并給出了測試結果。

4.1 數字下變頻測試結果

以線性調頻信號作為輸入信號，經過數字下變頻，得到I、Q兩路基帶信號分別送到D/A中進行數模變換，通過示波器觀察波形。圖14與圖15分別是數字下變頻后的I路信號和數字下變頻后的Q路信號。從圖中可以觀察到I、Q兩路信號的幅度基本一致。

以雷達回波模擬器的線性調頻信號作為輸入信號，A/D采樣后的數據經過數字下變頻，得到I、Q兩路基帶信號[10]，把數字下變頻后的I、Q兩路基帶信號輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到數字下變頻電路的鏡頻抑制比。圖16為數字下變頻后信號的鏡頻抑制比，在整個信號帶寬內，其鏡頻抑制比都大于70 dB。

4.2 大時寬帶寬積數字脈沖壓縮的測試結果

圖17是線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。圖18是非線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。

把脈沖壓縮后的I、Q兩路脈壓數據輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到脈沖壓縮的實測結果。圖19和圖20分別是線性調頻信號（BT=1 028）和非線性調頻信號（BT=1 028）的脈沖壓縮實測結果。BT=1 028的線性調頻信號的主副比為42.521 3 dB，BT=1 028的非線性調頻信號的主副比為42.329 0 dB。

從以上的測試結果中可以得到以下結論：線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的；非線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的。

5 結 語

根據當今雷達信號處理發展的標準化和通用化的發展趨勢，并結合CPCI總線、FPGA和電路設計等方面的專業知識，本文研究了基于FPGA的雷達信號處理板設計，針對某雷達系統的具體要求進行了程序設計，并給出了測試結果。為雷達信號處理板提供了設計參考。

參考文獻

[1] 梁麗.基于FPGA的雷達信號處理系統設計[D].南京：南京理工大學，2006.

[2] 王華強.基于標準總線的通用信號處理板設計[D].西安：西安電子科技大學，2006.

[3] 陳妮.基于CPCI總線的通用信號處理板設計[D].西安：西安電子科技大學，2008.

[4] 吳繼華，王誠.Altera FPGA/CPLD設計（高級篇）[M].北京：人民郵電出版社，2005.

[5] 蘇濤，何學輝，呂林夏.實時信號處理系統設計[M].西安：西安電子科技大學出版社，2006.

[6] Analog Devices. AD6645 data sheet [M]. USA： Analog Devi?ces， 2003.

[7] Altera Corporation. Stratix III device handbook， volume 1 [M]. California， USA： Altera Corporation， 2007.

[8] 白海龍.基于多FPGA和多DSP的SAR成像信號處理機設計[D].西安：西安電子科技大學，2008.

[9] 丁玉美，高西全.數字信號處理[M].2版.西安：西安電子科技大學出版社，2006.

[10] 尹彩鈴.脈沖壓縮算法研究與仿真[D].西安：西安電子科技大學，2008.

時分復用的次數[N]要根據FPGA的速度等級以及數據的采樣頻率來決定，在這里令乘法器的復用次數為40，這樣通過時分復用技術，乘法器的數量只需原來的[140。]利用PLL的倍頻功能，生成40倍數據采樣頻率的時鐘作為乘法器的運算時鐘。把每40階作為1個乘累加單元，本文設計了1 440階的通用的FIR濾波器用來實現大時寬帶寬積信號的脈沖壓縮，共分為36個乘累加單元，分別處理，最后對各單元結果求和。每個單元使用兩個40選1的選擇器，一個選擇參與運算的數據，另一個選擇相應的匹配系數，數據和系數同時送到乘法器內，完成運算后，送到累加器中，每完成40次乘法，鎖存累加結果，各級的累加結果相加，得到最終的脈壓結果。實現框圖如圖9所示。

3.3 FFT設計

當前主流FPGA均已經實現了通用信號處理算法的IP核，因此可以使用IP core來提高設計性能[7]；降低產品開發成本；縮短設計周期；設計靈活性強；仿真方便。

圖10主要是進行IP核參數設置，主要選擇器件的系列和FFT的點數以及輸入數據和旋轉因子的精度[8]，需要注意的是數據的精度必須大于等于旋轉因子的精度。在這里，器件系列選擇的是Stratix Ⅲ，FFT點數為1 024，數據和旋轉因子的精度都為14位。

圖11主要進行IP核結構配置，主要配置FFT的Engine個數和輸入輸出流的相關配置。從圖中可以得知，當選擇Streaming的時候Engine塊設置不可修改，默認為Quad Output。Streaming格式表示輸入輸出的序列是連續的數據流。

圖12是IP核實現選項，主要設置FFT核實現的資源配置。Structure項有4Mults/2Adders和3Mults/5Adders兩個選項，用來選擇復數乘法的架構，選擇4Mults/2Adders，器件會更多的使用內部的DSP資源，LE資源的使用量最少。Twiddle ROM Distribution選項用來選擇存放旋轉因子的ROM空間。

在這些參數配置完成之后，設置仿真，用來生成仿真的模型以及用于第三方工具的網表。為了驗證FFT功能，在ROM中存入頻率為5 MHz，14位量化，1 024點的正弦波信號，通過控制信號進行循環輸出，1 024點FFT在SignalTap Ⅱ中的實測結果如圖13所示。從圖13中可以得知Source_error為0，FFT運算沒有錯誤；Source_exp為-11說明得到的FFT結果相對實際的FFT結果縮小了[211]即2 048倍。采樣頻率為40 MHz，FFT結果相對數據延時2 109點即[2 10940=]52.725 μs輸出。

4 系統測試

本文根據某雷達系統的具體要求進行了程序設計，在雷達信號處理板上實現了數字下變頻和大時寬帶寬積數字脈沖壓縮[9]，并給出了測試結果。

4.1 數字下變頻測試結果

以線性調頻信號作為輸入信號，經過數字下變頻，得到I、Q兩路基帶信號分別送到D/A中進行數模變換，通過示波器觀察波形。圖14與圖15分別是數字下變頻后的I路信號和數字下變頻后的Q路信號。從圖中可以觀察到I、Q兩路信號的幅度基本一致。

以雷達回波模擬器的線性調頻信號作為輸入信號，A/D采樣后的數據經過數字下變頻，得到I、Q兩路基帶信號[10]，把數字下變頻后的I、Q兩路基帶信號輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到數字下變頻電路的鏡頻抑制比。圖16為數字下變頻后信號的鏡頻抑制比，在整個信號帶寬內，其鏡頻抑制比都大于70 dB。

4.2 大時寬帶寬積數字脈沖壓縮的測試結果

圖17是線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。圖18是非線性調頻信號（BT=1 028）作為輸入信號，經過脈沖壓縮后，數據經求模以后送到D/A中通過示波器觀測到的脈壓結果。

把脈沖壓縮后的I、Q兩路脈壓數據輸出到測試端口上，通過邏輯分析儀采集數據，在Matlab中進行計算可以得到脈沖壓縮的實測結果。圖19和圖20分別是線性調頻信號（BT=1 028）和非線性調頻信號（BT=1 028）的脈沖壓縮實測結果。BT=1 028的線性調頻信號的主副比為42.521 3 dB，BT=1 028的非線性調頻信號的主副比為42.329 0 dB。

從以上的測試結果中可以得到以下結論：線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的；非線性調頻信號脈壓輸出的測試結果和仿真分析結果基本吻合，各項性能指標的測試結果和理論是一致的。

5 結 語

根據當今雷達信號處理發展的標準化和通用化的發展趨勢，并結合CPCI總線、FPGA和電路設計等方面的專業知識，本文研究了基于FPGA的雷達信號處理板設計，針對某雷達系統的具體要求進行了程序設計，并給出了測試結果。為雷達信號處理板提供了設計參考。

參考文獻

[1] 梁麗.基于FPGA的雷達信號處理系統設計[D].南京：南京理工大學，2006.

[2] 王華強.基于標準總線的通用信號處理板設計[D].西安：西安電子科技大學，2006.

[3] 陳妮.基于CPCI總線的通用信號處理板設計[D].西安：西安電子科技大學，2008.

[4] 吳繼華，王誠.Altera FPGA/CPLD設計（高級篇）[M].北京：人民郵電出版社，2005.

[5] 蘇濤，何學輝，呂林夏.實時信號處理系統設計[M].西安：西安電子科技大學出版社，2006.

[6] Analog Devices. AD6645 data sheet [M]. USA： Analog Devi?ces， 2003.

[7] Altera Corporation. Stratix III device handbook， volume 1 [M]. California， USA： Altera Corporation， 2007.

[8] 白海龍.基于多FPGA和多DSP的SAR成像信號處理機設計[D].西安：西安電子科技大學，2008.

[9] 丁玉美，高西全.數字信號處理[M].2版.西安：西安電子科技大學出版社，2006.

[10] 尹彩鈴.脈沖壓縮算法研究與仿真[D].西安：西安電子科技大學，2008.