基于TDR的測試系統管腳時間同步測量方法*

(武漢數字工程研究所 武漢 430074)

基于TDR的測試系統管腳時間同步測量方法*

顧翼石堅

(武漢數字工程研究所 武漢 430074)

隨著數字電路測試系統測試速度的不斷提高,測試周期越來越短,測試系統本身各種時間參量上的指標也隨之不斷提高。高端系統的邊沿置放精度已經能達到百皮秒級。為了更準確地評估測試系統時間參量上的性能,分析了數字集成電路測試系統管腳時間同步誤差形成的原因,并介紹了一種以時域反射技術(TDR)為基礎的解決方法。

管腳時間同步精度;時域反射技術;傳輸延遲

ClassNumberTP20

1 引言

隨著集成電路行業快速發展,芯片的集成規模不斷擴大,工作速度也不斷提高。芯片工作速度的提高要求芯片的時間參量上的誤差減小。而對于數字電路測試系統,隨著時鐘頻率即工作頻率的不斷提高,其時間定位精度也要提高。提高數字集成電路測試系統的時鐘主頻一方面能滿足DUT(Device Under Test,待測芯片)不斷提高的工作速度的要求,另一方面能縮短芯片測試所需耗費的時間,提高測試效率。一般情況下,數字集成電路測試系統主時鐘在100MHz我們都稱其為高速系統。例如泰瑞達公司的J750EX集成電路測試系統,時鐘主頻100MHz,測試頻率最高可達200MHz。安捷倫的V93000SOC集成電路測試系統時鐘主頻高達800MHz,工作速度能達到3.2Gbps[1]。工作速度的提高意味著測試圖形有著更短的上升時間和下降時間,同時單個測試向量周期減小。J750EX為例,實測其1.5V階躍信號的上升時間為1ns,在最高速下向量周期為5ns。低速測試系統中向量周期往往在50ns或者100ns,有充足的時間等待測試通道的測試信號達到穩態,可以忽略通道內部信號傳輸的過程和信號建立的暫態過程。然而在高速系統中,我們要考慮兩個方面的時間問題:信號完整性和時間同步性[2]。本文所討論的就是如何解決時間同步的問題。

2 管腳時間同步精度(pins time synchronization accuracy,PTSA)

2.1 管腳時間同步精度的概念

如同數字集成電路在時序邏輯設計的時候要考慮門延遲以避免競爭和冒險一樣,數字集成電路測試系統也要考慮加載到DUT上每個pin(管腳)的測試向量的時間同步問題。如果pin和pin之間的時間同步性很差,比如,本應在同一時間到達pin的兩個信號由于時間不同步,最后到達時間相差了5ns,這有可能使DUT出現錯誤的邏輯輸出,導致DUT測試失敗[3]。

我們對管腳時間同步精度作如下定義:

數字集成電路測試系統的所有通道在t0時刻同時發送某一相同信號,每個通道信號到達pin上的時間總會有先后。假設信號最早到達pin的通道其到達時間ts1,最晚到達pin的通道為ts2;然后DUT所有的pin在t0時刻同時發出同一信號,假設各個對應通道中收到信號最早的通道測得信號時間為tr1,最晚為tr2,那么max{|ts2-t0+tr2-t0|,|ts1-t0+tr1-t0|}就是數字集成電路測試系統的管腳時間同步精度。

管腳時間同步精度作為一個時間參數,是對數字集成電路測試系統進行檢測校準時的一個重要指標。其主要要素體現在三個方面:系統所有通道發送信號到達pin的一致性,每個通道測得pin上同一信號時間上的等時性,以及通道在信號發送和接收之間的及時性。

一致性要求所有的通道同一時刻發出的信號能同一時刻到達pin。

等時性指的是每個通道測得同一時間由pin上發出的信號的時間值是相等的。

?？低暿穷I先的視頻產品和內容服務提供商，面向全球提供領先的視頻產品、專業的行業解決方案與內容服務。海康威視是全球視頻監控數字化、網絡化和高清智能化的見證者、踐行者和重要推動者。

及時性反映的是任意兩個通道在pin端互聯,在減去pin與pin之間的連線的延遲的情況下,一通道發信號另一通道收,收信號的通道測得信號的時間值就是信號在另一通道發出時的時間值。

2.2 管腳時間不同步所導致的問題

管腳時間不同步最直觀的表現就是在測芯片的時候,每個通道同一時間發出的信號到達DUT上的時間總是不一樣,總不能按照預期的時間到達。而且有時候會在正確的測試程序下出現錯誤的邏輯,但又不是芯片的原因。并且在用不同的通道測同一個DUT某一管腳的輸出信號的時間也不一樣。這些現象都是前面所說的一致性和等時性、及時性的問題。

國外高端測試系統生產商對于管腳時間同步精度問題研究相對來說比較成熟,有完整的理論和可靠地技術從內到外很好地解決這個問題。在國內,在這一領域的研究較少。

2.3 管腳時間不同步的原因

對于不同的數字集成電路測試系統來說,其結構可能有細微區別,但測試通道模型均可如圖1所示。

圖1 測試通道模型

控制信號到達通道的發送端,發送端開始發出測試信號,測試信號通過傳輸通道和DIB(Device Interface Board,器件接口板)最后到達DUT。但是控制信號從控制模塊發出到達各通道發送端的路徑不一樣,其在到達信號發送端之前所耗費的傳輸時間也不相同,導致控制信號并不是在同一時間到達通道的信號發送端。也就是說測試信號在從發送端發出的時候就不是同時的。對于信號的接收,雖然原理上與信號的發送有很大不同,但不影響我們也認為其同發送信號具有相似的問題。即當所有信號同一時間到達接收端時,接收端得出的結論并不是在同一時間收到的信號。這些都是由控制信號和測試信號在傳輸過程中所耗費的傳輸延遲造成的。換句話說:如果信號傳輸過程不需要時間,就沒有這些問題。

考慮到這些傳輸時間延遲不可避免,因此生產商往往都把大量的信號產生,信號測量,數據處理等電路都集中在離DUT最近的測試頭中。測試程序寫好后要先導入到測試頭中的存儲器,所測的DUT的數據也是在測試頭中第一時間處理。計算機只是作為一個人機界面用作編寫程序和顯示結果。并不像其在其它設備中那樣往往扮演很重要的角色。大量的功能電路都集中在一起最直接的問題就是電磁兼容和散熱的問題,還有成本的上升,這些都是高速測試系統必須付出的代價。盡管如此,仍不能根本消除測試通道的傳輸延遲以及延遲差異。

3 TDR技術及解決方案

3.1 TDR技術

TDR技術全稱時域反射技術(Time Domain Reflectometry),是一門在時間域上通過對發射信號和反射信號的評估而確定被測系統的狀態的一種技術[7],類似于雷達定位技術。

沿介質傳播的能量遇到阻抗變化的界面時,一部分能量會被反射回去,其中反射能量的大小是入射能量和阻抗變化大小的函數;反射回來所用的時間是距離和傳播速度的函數。因此,只要通過對照反射波和入射波形狀的變化,并根據相應的理論就可以確定出待測系統的狀態。這是TDR技術的基本思路。當阻抗變大的時候反射信號會是正值,與原信號疊加后回來的信號是一個大于原信號的值;當阻抗變小的時候反射信號會是負值,與原信號疊加后回來的信號是一個小于原信號的值。比較極端的兩種情況:1)終端開路,阻抗無窮大,反射信號為原來兩倍。2)終端短路,阻抗為0,反射信號與原信號抵消[8～9]。

圖2[10]是TDR測試的原理,階躍信號發生器向被測系統產生一個正向的階躍信號。該信號沿著傳輸線向前傳輸。如果負載阻抗等于傳輸線的特性阻抗,將沒有信號反射,示波器上能看到的只有發送的階躍信號。假如負載存在失配,將有部分的輸入信號被反射,示波器上將出現反射信號和輸入信號的疊加[11]。

圖2 TDR測試原理簡圖

3.2 基于TDR技術的時間同步測量方法

測試通道組成結構如圖3所示。多數數字電路測試系統每個通道在距離信號收發端都有一個Relay,或稱之為開關,其作用是在收發信號和PPMU(Per Pin Parametric Measurement Units,精密測量單元)之間切換,以完成不同的功能。一旦Relay處于OPEN狀態,其開路特征明顯,阻抗為無窮大,同時與所在通道上傳輸線50Ω特性阻抗失配,是一個很明顯的信號反射點。當測試系統發送階躍信號沿著傳輸通道傳播,到達處于OPEN狀態的Relay位置時會有一個相同幅度的階躍信號反射。反射的階躍信號與原信號疊加會產生一個幅度為原信號兩倍的階躍信號向原信號相反的方向傳播,最后到信號返回到發送端被接收時的時間間隔就是該通道的雙倍傳輸延遲。這就是利用TDR技術測延遲,每一個測試通道都具有這種TDR測延遲的能力。

圖3 測試通道結構

Relay的存在對于時間同步測量的另一個好處是測試通道以Relay為界將通道傳輸延遲分為兩部分:信號發送端、接收端到開關的傳輸延遲和Relay到DUT的傳輸延遲。前一段延遲固定不變,將會在測試系統的周期校準的時候進行校準,平時使用的過程中不需要校準,我們可稱其為固定傳輸延遲。而后一段延遲會因使用者測試需要更換不同的DUT夾具或者更換DIB而產生變化,這段延遲可以根據需要在任何時候進行延遲校準,我們稱其為可變傳輸延遲。

首先我們對固定傳輸延遲進行測量。我們需要將參差不齊的通道發送信號時間基準以某一通道X作為參考進行基準對齊。這個通道X一般是一個額外通道,獨立于測試通道之外的,專門用于自校準的通道。對于沒有獨立通道x的測試系統理論上也可用某一測試通道代替獨立通道x。通道x同普通的測試通道一樣具有TDR測通道傳輸延遲的能力。通道x根據需要連接待測通道n,通道x發階躍信號,待校通道n收信號,收到信號的時間為tnr。通道x再利用TDR技術測量通道x到待測通道n上的Relay之間的傳輸延遲tnp。得出待測通道n接收信號的一個修正值-(tnr-tnp)。將該值修正到待測通道n的接受信號時間里面,就意味著以通道x為參考,待測通道n能無延遲地收到通過待測通道n的Relay的信號。簡而言之就是只要信號到達通道n的Relay的時候通道n就立刻收到了信號,因為在時間上消除了通道n的Relay到信號接收端的時間延遲。對其它每個通道都按照通道n的方法,將所有通道上的Relay到通道信號接收端的延遲消去之后,同時到達任意通道上Relay的信號都能被所在通道同時接收,所測時間相等。

測試通道信號發送端到Relay的延遲可能與信號接收端到Relay的延遲數值上有細小差別,但是測量原理完全相同,只是將通道x發信號改成了收信號,待測通道n收信號改成發信號。

這兩部分工作完成以后就完成了固定傳輸延遲的測量。如前所述,這些工作主要是在測試系統校準時完成的。一旦該工作完成,這部分延遲的數據在下一個周期校準之前不會更改,也沒有必要更改。

然后我們對可變傳輸延遲進行測量,也就是Relay到DUT上pin這一段的傳輸延遲。測量這段延遲的時候我們需要使測試通道沒有加載DUT,目的是讓通道末端處于開路高阻狀態從而有利于形成明顯的測試信號反射點。測試通道n發送階躍信號,遇到終端開路的反射點之后沿原路返回,這一去一回的時間為2tnd,tnd即為通道n的可變傳輸延遲。根據測得tnd,對各通道n發送信號時間進行提前tnd,對收到信號的時間修正-tnd即可以消去通道n的可變傳輸延遲。其它通道測量方法均相同。

如之前所述,可變傳輸延遲的值tnd會因更換DUT夾具或DIB而改變,因此該延遲可以根據使用者需要隨時進行測量修正。

以上所有工作完成以后,相當于將各通道的收發端移到DIB上的通道末端了?；緦崿F了信號到達DUT時間無滯后,DUT上的輸出信號無延遲的被通道接收。這里所說的“發送信號無滯后”,“接收信號無延遲”并不是說信號傳輸過程不存在了。固有的傳輸延遲依然存在,但是通過對DUT發送信號的時間進行提前,接收信號的時間進行修正,使得在DUT看來信號總是無延遲的到來,DUT的輸出信號又是及時的被收到。

4 結語

還有一種解決時間同步性問題的方法,可以稱其為外部校準法,在國內廠商生產的數字集成電路測試系統上應用很廣。其主要思路是從外部著手,而不管系統內部各通道之間的各種差異。利用外部輔助測量設備直接在DIB上測量所有pin上本應同時到達脈沖信號的真實到達時間差異,將其差異一次性修正到測試通道信號發送端。同樣的各通道測量同一時間發出信號的時間差異也是一次性修正到測試通道信號接收端。這種測量方式耗時多,工作量大,所以這些修正值一旦寫入系統后一般不會更改。且不說各測試通道自身傳輸延遲是否經過測量修正,即使是修正了,但由于其忽略了可變傳輸延遲的可變性,一旦使用者根據測試需要更換了DUT夾具或者DIB,將會導致各通道之間的傳輸延遲引入新的差異。這個差異會以誤差的形式引入到測量結果中,降低測試的可信度。所以該方法具有明顯的局限性。

反觀TDR技術修正傳輸延遲解決時間同步性的方法,是根據測試系統內部結構利用測試系統部分電路結合TDR技術從系統內部開始,由內到外修正傳輸延遲解決時間同步的問題。由于不需要外部設備測量,且方法簡單有效,耗時很少,測量效率明顯高于外部校準法。另外還可以根據使用者需要,隨時進行時間同步的校準工作,從而有效地保證了在不同的環境下測試系統的時間同步性。

對于測試系統利用TDR技術測量傳輸延遲的精度問題,筆者曾用一根長約1m的同軸傳輸線做實驗。首先用泰克TDS8200帶有TDR模塊的示波器對同軸傳輸線進行TDR技術測延遲,測得其信號傳輸延遲值為4.8ns,可認為該值可信。然后再在J750EX數字集成電路測試系統上對該同軸傳輸線進行TDR技術測延遲,其結果為4.85ns,并且多次測量結果具有很好的重復性。

[1]沈森祖,韓紅星,劉文捷,等.微電子計量測試技術[M].西安:西北工業大學出版社,2009:133.

[2]嚴簡.借助時域反射技術檢測集成電路的連通性[J].電子測試,2001,12(1):194-196.

[3]竹本浩志.Method For Calibrating TDR Timing of IC Test Apparatus[P].日本專利:2000009801,2000-1-14.

[4]陳偉.TDR探頭設計及含水量和干密度的聯合監測技術[D].杭州:浙江大學,2011.

[5]彭麗娟.時域反射儀的仿真研究與土壤介電特性的標定[D].武漢:武漢理工大學,2010.

[6]何小艇.高速脈沖技術[M].杭州:浙江大學出版社,1990:360.

[7]D. A. Robinson, S. B. Jones. A Review of Advances in Dielectric and Electrical Conductivity Measurement in Soils Using Time Domain Reflectometry[J]. Vadose Zone,2003,11(4):444-475.

[8]唐亮,趙春宇.時域反射(TDR)測試問題分析[J].電子測量技術,2008,31(5):42-44.

[9]David E. Dodds, Muhammad Shafique, Bernardo Celaya. TDR and FDR identification of bad splices in telephone cables[C]//IEEE CCECE/CCGEI, Ottawa,2006,5:838-841.

[10]Bernard Hyland.利用時域反射計測量傳輸延時[J].電子技術應用,2010(6):107-110.

[11]胡靜,李新平,瞿偉廉.時域反射技術監測信號的復合小波函數分析[J].武漢理工大學學報,2008,30(6):88-90.

MeasurementofPinsTimeSynchronizationAccuracyatSemiconductorTestSystemBasedonTDR

GU Yi SHI Jian

(Wuhan Digital Engineering Institute, Wuhan 430074)

As semiconductor test system’s working speed increases, the test period becomes shorter, and the system performance indexs related to the time specs is lifted to a higher level. The time deviation of edge placement can be in 100 ps. In order to evaluate the capability of system’s time specs precisely, the sources of the error on pins time synchronization accuracy at semiconductor test system have been analyzed, and a measuring method based on Time Domain Reflectometry(TDR)has been introduced in this paper.

pins time synchronization accuracy, TDR, transmission delay

2013年11月9日,

:2013年12月24日

顧翼,男,碩士研究生,研究方向:微電子計量測試。石堅,研究員,碩士生導師,研究方向:微電子計量測試。

TP20DOI:10.3969/j.issn1672-9730.2014.05.034