閉環加速度計的控制數字化分析

苗新法，王秀華，張明柱，吳榮斌

( 1.蘭州交通大學 電子與信息工程學院，蘭州 730070；2.蘭州交通大學 自動化與電氣工程學院，蘭州 730070 )

閉環加速度計的控制數字化分析

苗新法1，王秀華2，張明柱1，吳榮斌1

( 1.蘭州交通大學 電子與信息工程學院，蘭州 730070；2.蘭州交通大學 自動化與電氣工程學院，蘭州 730070 )

加速度計實現數字化有利于系統集成，但隨之引入的延時和量化噪聲會影響系統的控制穩定性及測量分辨率。為保證閉環系統數字化后仍具有足夠穩定裕度，分析出了延時的主要來源為離散化引入的等效時延和檢測與控制的不同步，并得出其對系統穩定性的定量化影響。研究了采樣頻率及量化噪聲對輸出的影響，提出利用過采樣的方法可以有效減小量化噪聲對閉環系統輸出的影響，從而可提高系統的檢測分辨率。最終，建立了進行數字化控制器采樣頻率的定量化選擇依據。用Matlab/Simulink進行了仿真并進行了實驗研究，仿真結果及實驗結果與理論分析能較好吻合。

閉環加速度計；數字化；延時；量化噪聲

加速度計是一種應用廣泛的慣性傳感器，一般加速度計采用全模擬電路構成，這種形式在加速度計集成進大系統時，其模擬輸出需要轉化成數字信號后才能傳送給系統主機，在轉化的過程中會有精度損失[1-2]。因此，有必要實現加速度計的數字化，將測得的加速度信息直接數字輸出傳送給系統主機。

目前，實現數字化的方向可分為兩種，一種是將加速度計作為∑-Δ調制電路的組成部分實現全數字化[3-4]，另一種是僅將加速度計的控制器進行數字化[1-2]。本文主要研究控制器數字化這種類型。控制器數字化可以使得加速度計的調試更為方便，更可以通過一些補償算法，優化其性能。與全模擬系統相比，數字化系統會引入延時和量化誤差，這會對系統的穩定性和分辨率產生影響。文獻[1]和[2]中對于數字控制器的設計完全按連續域上考慮，沒有真正考慮數字化控制對系統帶來的影響。文獻[5]中僅提出數字化延時主要考慮零階保持器的影響，對于采樣頻率的選擇也是主要依據多次重復實驗。然而實際上有些程序運行的延時有可能占到采樣周期的一半時長以上，是很可觀的延時。本文將對這兩種延時造成的效果進行定量化分析，另外還兼考慮采樣頻率對分辨率的影響，最后用仿真以及實驗研究進行驗證。

1 數字控制電路的模型

數字化加速度計系統的組成可以分為以下幾部分：敏感加速度的表頭，測量敏感質量塊位移的檢測電路，實現模數轉換的A/D，實現數字控制算法的計算芯片DSP，實現數模轉換的D/A，還有將反饋電壓Vb轉化為反饋力Fb的反饋執行器，如圖1[7-8]。當系統達到穩定時，反饋電壓產生的力與慣性力平衡。經標定后，測量出反饋電壓就可以獲取被測加速度。

圖1 閉環加速度計的數字控制系統框圖Fig.1 Architecture of digital control system for closed-loop accelerometer

數字控制的過程可以分為四個步驟：① DSP發送采樣指令，A/D開始進行采樣；②A/D采樣結束后，將電壓的數字量傳送給DSP；③DSP中的控制算法對接收到的數字信息進行處理，并將處理結果發送給D/A；④D/A更新輸出，此電壓保持直到下一次DSP更新輸出，保持的時長等于采樣周期Ts。

圖2 數字控制電路的工作過程Fig.2 Working process of digital control circuit

2 數字化的延時對控制的影響分析

從控制過程可以看出，數字化的檢測與控制之間是有時延的，即檢測到電壓后并不是即時就根據檢測所得更新輸出控制電壓：檢測是在步驟①的起始處，輸出控制的更新是在步驟③的結束時，①②③的過程將造成延時τPRG，稱之為程序延時。程序延時是一種純延遲環節，其頻率特性函數為：

對于頻率為f的信號造成的相位延遲為（以弧度為單位）：

換算成以角度為單位，即是：

除此之外，零階保持環節也會引入時延τZOH。其頻率特性函數為：

其中Ts為采樣周期，對于頻率為f的信號造成的相位延遲為：

換算成以角度為單位，即是：

對于閉環系統一般對其諧振峰值Mr要求不超過1.414(即3 dB)，根據Mr與相位裕度的近似關系：

則相當于要求系統的相位裕度γ＞45°。因此，若某連續系統的相位裕度γ＞45°，欲將其模擬控制器改為數字控制器，且仍希望數字化后的諧振峰值Mr不超過1.414，則需要滿足：

其中，fc為截止頻率。將式(3)和式(6)代入式(8)可得：

在控制器的數字化時，若所用控制器執行一次算法的延時不能滿足式(10)，則需要更換速度更快的芯片或者是在連續域上重新設計控制器參數，增大連續域上的相位裕度γ。

3 量化誤差及頻率對分辨率影響分析

控制器的數字化引入了A/D和D/A，由于控制芯片可以直接將處理完成的數字結果發送給PC機，故主要考慮A/D量化誤差所帶來的影響。一般常用的數字控制芯片，片上自帶的A/D位數大部分為12位（如TMS320F2812），其動態范圍為212-1= 4095。量化誤差會引入量化噪聲，量化噪聲可以看成是一種隨機白噪聲，平均分布在采樣頻帶上，因此，為提高分辨率，需要用過采樣技術減小量化噪聲對分辨率的限制。

過采樣技術本質上是實現對量化噪聲頻譜的整形，整形過程如圖3所示。圖3（a）中是以較低的采樣頻率fs_low進行采樣時的量化噪聲密度譜，陰影部分的面積即是量化噪聲的總能量；當采用較高的采樣頻率fs_high進行采樣時，總的量化噪聲能量并沒有變，但是被平均分布到了更寬的頻帶上，使其密度幅值減小，從而測量頻帶fm上的噪聲也隨之變小[9-11]。

圖3 過采樣提高分辨率的原理Fig.3 Principle of increasing resolution by over-sampling

4 仿真實驗分析

針對前面所分析的延時和分辨率兩方面，用Matlab/Simulink進行仿真驗證。所采用的模型參見圖1，其上各參數值如表1所示。

4.1 控制器的設計

離散控制器的設計一般是先設計出連續域上的控制器，再作離散化得到。根據表1中的參數，可得受控對象Gm(s)的傳遞函數為：

在連續域上設計出控制器Gj(s)，其傳遞函數為：

表1 加速度計系統的仿真參數Tab.1 Simulation parameters of accelerometer system

畫出加上控制器后的開環系統Gm(s)Gj(s)頻率特性曲線如圖4所示，其中截止頻率fc= 432 Hz（或ωc=2718 rad/s)，相位裕度為75°。根據所選用的采樣周期Ts將Gj(s)進行Z變換進行離散化后，便可以得到離散控制器的參數。

圖4 連續域開環系統Gm(s)Gj(s)的頻率特性Fig.4 Frequency characteristic of continues-domain open loop systemGm(s)Gj(s)

4.2 延時對穩定性的仿真分析

假若程序運行造成的延時占一個采樣周期的50%，即τPRG=0.5Ts。根據式(9)可以求得使數字化后的系統諧振峰值不超過3 dB的臨界采樣周期Ts=1.926×10-4s，此時采樣保持造成的延時與程序延時各自使得相角裕度減小15°。

圖5(a)為只考慮數字化中的保持延時τZOH的仿真模型，離散控制器的參數通過對連續控制器傳遞函數即式(12)以周期為Ts=1.926×10-4s進行離散化得到。圖5(b)是采用Matlab/Simulink中的線性分析工具（Linear Analysis Tool，LAT）對圖5(a)中模型進行線性化分析得到的系統開環頻率特性曲線，從曲線可知此時的相位裕度為59.6°，比75°減小了15.4°，與理論分析吻合。

圖6(a)為將延時τZOH和τPGR均考慮在內的仿真模型，同樣用LAT對模型進行開環及閉環的分析，得到頻率特性曲線如圖6(b)、6(c)。系統數字化后的相位裕度為48.4°，閉環諧振峰為1.96 dB，與理論分析基本吻合，系統數字化后仍具有相當好的穩定裕度。

圖5 僅考慮保持延時τZOH的數字化加速度計系統Fig.5 Digital accelerometer system with onlyτZOHconsidered

圖6 數字化加速度計系統仿真分析Fig.6 Simulation analysis of digital accelerometer system

4.3 過采樣方法的仿真分析

將控制器離散時間分別設為Ts1=5×10-4s、Ts2=5×10-5s，即采樣頻率分別為2 kHz和20 kHz，再對輸出的電壓經過fm=10 Hz帶寬的低通濾波，然后以20 Hz的頻率對其進行采集，如圖7所示，將采集數據的標準差作為衡量其噪聲水平的標準。仿真時長為40 s，計算出在兩種不同離散時間下，輸出的標準差分別為Vstd1= 1.558×10-3V、Vstd2= 2.947×10-4V。可見，縮短離散周期時間，噪聲水平減為原來的18%，即提高采樣頻率后噪聲得到減小。

圖7 過采樣方法的仿真Fig.7 Simulation of oversampling

5 實驗研究

5.1 延時對穩定性的影響分析

實驗中采用梳齒式電容加速度計作為表頭，以電容檢測電路作為位移傳感電路，對其進行掃頻，得到頻率特性曲線如圖8所示，根據掃頻數據可以擬合出受控對象的傳遞函數為：

在連續域上設計的控制器傳遞函數為：

將擬合所得受控對象傳遞函數配上連續域上設計的控制器，其頻率特性曲線如圖9，其剪切頻率為412 Hz，相位裕度為70.6°。控制器傳遞函數離散化后得到：

控制器采用TMS320F2812，其AD采樣速率設為20 kHz(50 μs)，程序運行一周期時間約為30 μs，按離散域上算理論上的相位裕度為62.4384°，按式(7)計算其所對應的閉環頻率特性曲線的諧振峰值為1.13 dB。

將DSP控制器加入后，對實際加速度計系統進行掃頻，分別行到開環掃頻曲線（圖10）和閉環掃頻曲線（圖11）。從圖10可知，實際系統的剪切頻率為400 Hz，相位裕度為55°；從圖11可知，實際閉環系統的諧振峰值為1.17 dB。與理論計算所得值對比可知，諧振峰值吻合得較好，但相位裕度偏小，這是由于系統中還具有高階小時間常數造成了額外的相移所致。

圖8 實際受控對象的幅頻特性曲線Fig.8 Actual object’s amplitude-frequency curve

圖9 受控對象加上連續域控制器后的開環幅頻特性曲線Fig.9 Open loop amplitude-frequency curve of object with continuous controller

圖10 實際系統的開環頻率特性曲線Fig.10 Actual system’s open loop frequency characteristic curve

圖11 實際系統的閉環頻率特性曲線Fig.11 Actual system’s closed loop frequency characteristic curve

5.2 過采樣方法的實驗驗證

為驗證過采樣的效果，首先將TMS320F2812的采樣率設置成2 kHz。待系統輸出穩定后，將輸出的電壓經過fm=10 Hz帶寬的低通濾波，然后以20 Hz的頻率進行采集30 s，得到采集數據如圖12所示，其標準差為3.2×10-3V。再將TMS320F2812的采樣率設置成20 kHz，此時程序的延時不變，同樣的方法采集得到的數據如圖13所示，其標準差為4.6×10-4V，為2 kHz采樣率的14%，實際數據結果再次驗證了提高采樣率能減小噪聲的結論。

圖12 采樣率為2 kHz時的數據采集結果Fig.12 A/D result of 2 kHz sampling rate

圖13 采樣率為20 kHz時的數據采集結果Fig.13 A/D result of 20 kHz sampling rate

6 結 語

在進行加速度計系統的數字化時，不僅要考慮延時帶來對系統穩定性的影響，還要注意到量化誤差引入的噪聲對分辨率的影響。在保證控制算法程序在一個周期內能運行完的前提下，提高采樣率，不但可以減小延遲，提高系統的穩定裕度，同時能減小量化噪聲，使得可以用低位數的A/D、D/A實現較高的分辨率。但過高的頻率會帶來電磁兼容性的一些問題，并引入其它噪聲，需要綜合考慮。

（References）:

[1]顧欣怡，張晞，魏淵.數字閉環加速度計控制器設計與仿真[J].彈箭與制導學報，2012，32(6)：170-173.GU Xin-yi,ZHANG Xi,WEI Yuan.Design and simulation of digital closed-loop accelerometer controller[J].Journal of Projectiles,Rockets,Missiles and Guidance,2012,32(6): 170-173.

[2]張春熹，魏淵，張晞，等.數字閉環加速度計系統模型分析與校正設計[J].儀器儀表學報，2012，33(12)：2833-2839.ZHANG Chun-xi,WEI Yuan,ZHANG Xi,et al.Model analysis and emendation design of digital close-loop accelerometer system[J].Chinese Journal of Scientific Instrument,2012,33(12): 2833-2839.

[3]Boga B,Ocak I E,Kulah H,et al.Modeling of a capacitive Σ-Δ MEMS accelerometer system including the noise components and verification with test results[C]//IEEE 22nd International Conference on Micro Electro Mechanical Systems,2009: 821-824.

[4]Liu X W,Lv B J,Wang P F,et al.A high-performance closedloop fourth-order sigma-delta micro-machined accelerometer[J].Key Engineering Materials,2012,503: 134-138.

[5]李冬梅，李嘵春，韓豐田，等.靜電懸浮系統的數字控制與實驗研究[J].中國慣性技術學報，2006，14(2)：69-72.LI Dong-mei,LI Xiao-chun,HAN Feng-tian,et al.Design and experimental study of DSP-based digital control for an electrostatic levitation system[J].Journal of Chinese Inertial Technology,2006,14(2): 69-72.

[6]李童杰，劉云峰，董景新，等.一種減小微機械加速度計振動偏移的方案[J].振動，測試與診斷，2011，31(5)：655-659.LI Tong-jie,LIU Yun-feng,DONG Jing-xin,et al.Method for reducing vibration deflection on micromechanical accelerometer[J].Journal of Vibration,Measurement &Diagnosis,2011,31(5): 655-659.

[7]Chen R,Lu Y,Lang W,et al.A closed-loop switchedcapacitor readout circuit for micromachined capacitive accelerometer[C]//2012 IEEE 11th International Conference on Solid-State and Integrated Circuit Technology,2012: 1-3.

[8]Dong Y,Zwahlen P,Nguyen A M,et al.Ultra-high precision MEMS accelerometer[C]//16th International Conference on Solid-State Sensors,Actuators and Microsystems.2011: 695-698.

[9]Abumurad A,Choi K.Increasing the ADC precision with oversampling in a flash ADC[C]// 2012 IEEE 11th International Conference on Solid-State and Integrated Circuit Technology.2012: 1-4.

[10]Tsuzuki T,Fisher C.Oversampling technique to improve ADXL345 output resolution[Z].Analog Devices AN1063 an Application Note,2010.

[11]王巍，王巖，莊海涵，等.諧振式硅微加速度計閉環控制系統的分析與設計[J].中國慣性技術學報，2012，20(6)：744-748.WANG Wei,WANG Yan,ZHUANG Hai-han,et al.Analysis and design of closed-loop control system for silicon resonant accelerometer[J].Journal of Chinese Inertial Technology,2012,20(6): 744-748.

Analysis of digital controller for closed-loop accelerometer

MIAO Xin-fa1,WANG Xiu-hua2,ZHANG Ming-zhu1,WU Rong-bin1
(1.School of Electronic and Information Engineering,Lanzhou Jiaotong University,Lanzhou 730070,China;2.School of Automation & Electrical Engineering,Lanzhou Jiaotong University,Lanzhou 730070,China)

The digitization of accelerometers is beneficial to the system integration,but the time delay and quantization noise are brought in with the digitization process,which affect the system control stability and detection resolution.To ensure the digitalized closed-loop system has enough stability margin,the analysis is made which show that the equivalent time-delay due to digitization and the out-of-sync of the detection and control are the main time-delay sources,and the quantification effect on the system stability are obtained.The effect of sample frequency and the quantization noise on output is studied.It is proposed that the effect of the quantization noise on output of the system can be reduced efficiently with the oversampling method and then the system’s detection resolution can be improved.Ultimately,the principle of selecting the sampling frequency of the digitized controller is established quantitatively.The simulation experiments are made based on Matlab/Simulink.The actual experiments are also made which show that the results are in accordance with the theoretical analysis.

closed-loop accelerometer; digitization; time delay; quantization noise

TH824

：A

1005-6734(2014)02-0242-06

10.13695/j.cnki.12-1222/o3.2014.02.019

2013-09-24；

：2014-01-16

甘肅省自然基金（1310RJZA055）

苗新法（1979—），男，講師，從事工業控制研究。Email：xinfa190@mail.lzjtu.cn