5.8 GHz 0.18 μmCMOS低噪聲放大器的設計

周洪敏，張 瑛，丁可柯

南京郵電大學 電子科學與工程學院，南京 210046

5.8 GHz 0.18 μmCMOS低噪聲放大器的設計

周洪敏，張 瑛，丁可柯

南京郵電大學 電子科學與工程學院，南京 210046

1 引言

近些年來，隨著無線通信技術的迅猛發展，高集成度、小型化和低功耗成為了無線通信的重要特征和需要。由于CMOS器件具有功耗低且集成度高的優點，CMOS技術正越來越多地應用于無線射頻收發芯片的設計。低噪聲放大器（LNA）是無線接收機前端的關鍵模塊，它需要滿足以下要求：具有低的噪聲系數以提高接收機的靈敏度；具有足夠的增益以抑制后級電路的噪聲對系統的影響；要求有一定的線性度，以保證接收到的射頻信號不失真；為了避免能量損失和對天線的反射干擾，LNA的輸入阻抗應該與前端源阻抗匹配；具有較低的功耗[1]。在實際設計中，這些性能指標會相互牽制相互影響，所以在設計過程中要對這些性能指標進行折衷處理[2]。

2 電路設計與優化

2.1 電路結構分析

基于CMOS工藝的低噪聲放大器設計一般采用經典的共源共柵源級電感負反饋結構[3]，基于這種結構本文設計了一種工作頻率為5.8 GHz的CMOS低噪聲放大器如圖1所示，M1是放大管，Lg、Ls與放大管一起實現輸入阻抗匹配，并將輸入功率信號轉化為電流信號，利用源級電感Ls來得到一個具有正實部的輸入阻抗，并可以在功耗受限的情況下得到較優的噪聲性能。M2是Cascode管，用于減少共源管M1的Miller效應和有限輸出阻抗對放大器性能的影響，并提供良好的反向隔離性[4]。

圖1 5.8 GHzLNA拓撲結構

2.2 功耗約束下的噪聲分析及最佳MOS管寬度選擇

此結構LNA的噪聲主要來源于輸入回路放大管M1的高頻噪聲，而對于MOSFET噪聲模型主要包含兩個噪聲源，即漏極電流噪聲和柵極電流噪聲[5]。NMOS LNA輸入回路的噪聲模型如圖2所示。

圖2 LNA噪聲小信號等效電路

其中均方漏電流噪聲為：

柵電流噪聲為：

式中：

這兩種噪聲電流之間存在一定的相關性，其相關系數c如式（4）所示：

由經典的噪聲理論可推導出噪聲系數的表達式為[6]：

在式（1）～（9）中，k是波爾茲曼常數，T 是絕對溫度，gd0表示漏源電壓為零時的導納，ωT為MOS管的截止頻率，ω為工作頻率，δ和γ是與工藝相關的噪聲參數，且δ=2γ。在TSMC 0.18 μm射頻工藝中 γ約為1.68。

2.3 輸入匹配電路設計

由圖1可知，該結構的共源級電路小信號模型如圖3所示。

圖3 共源級電路小信號模型

由圖3可知，該結構的輸入阻抗為[7]：

輸入電路諧振時：

在一定的偏置和器件尺寸條件下，選取適當的Ls使得輸入阻抗50 Ω，即可實現輸入端的阻抗匹配。

2.4 級間匹配電路設計

在圖1所示的電路中，電感Lm和電容Cm用于完成級間的阻抗匹配。從圖1可知，如果在M1管和M2管之間不加電感Lm和電容Cm，讓M1管的漏極與M2管的源級直接相連，那么晶體管M1的輸出等效阻抗為：

由此可見，M1的輸出阻抗和M2的輸入阻抗都是呈現容性[8]，兩級之間沒有形成共軛匹配，為了達到最大的功率傳輸和最優的噪聲系數，文獻[8]在兩級之間串聯了一個電感，但是電感值通常都是非常大的。為了減小芯片面積，還有一種方法是使用一個并聯的LC網絡來代替大電感[9]。圖4是LC并聯網絡及其等效電路，為推導的方便將電感模型等效為一個理想的電感Lm和理想電阻Rm的串聯。這個LC并聯網絡的等效阻抗為：

式中ωm是LC并聯網絡的諧振頻率，ω為電路的工作頻率，從 L1和 R1的表達式可知，當 0＜1-(ω/ωm)2＜1時，這個小的LC并聯網絡可以產生一個大的電感。

圖4 LC并聯網絡及其等效電路

2.5 穩定性分析

穩定性是LNA的一個重要的性能指標。在放大器的設計中，必須保證放大器的穩定性，否則放大器在一定條件的激勵下有可能會出現自激現象。對一個放大器的二端口網絡來說，絕對穩定條件用穩定因子K來描述[10]：

要使得LNA絕對穩定，必須保證K大于1。

3 電路實現與仿真結果

3.1 電路實現及關鍵參數的選取

基于以上分析所完成的LNA電路如圖1所示。M3和R2組成LNA的偏置電路，電源電壓、電阻 R1和 M3的柵源電壓決定了M3的工作電流，晶體管M3與M1形成電流鏡。為了使偏置電路的附加功耗減到最小，將M3的柵寬取為M1柵寬的十分之一。電阻R2選擇得足夠大，以減少偏置電路對交流信號通路的影響。

由以上分析可知，在有功耗約束的情況下，晶體管的最優器件寬度的計算公式如式（8）所示，首先利用公式（8）計算出晶體管的最優器件寬度。然后根據公式（11）、（12）可計算出 Ls和 Lg的值。

在完成上述關鍵參數的選取后，再對Lm和Cm進行優化。在進行Lm和Cm的優化過程中，主要圍繞獲得最大正向功率增益和最小噪聲系數進行選取。由于密勒效應的影響，輸入匹配會受到級間匹配元件的影響，所以需要反復調整各元器件的值以達到良好的匹配。

3.2 仿真結果

設計采用TSMC0.18 μmCMOS射頻工藝，在Cadence軟件環境下完成電路各項性能指標的仿真。在1.5 V工作電壓下，電路的靜態功耗為12.7 mW，中心工作頻率為5.8 GHz。仿真結果如下。

（1）S參數：S參數隨頻率的變化如圖5所示。在中心頻率5.8 GHz處，輸入反射系數S11=-12.15 dB，輸出反射系數S22=-20.03 dB，說明實現了比較好的輸入輸出匹配，功率增益S21=10.3 dB，具有足夠的增益，反向隔離度S12=-16 dB，具有比較好的隔離度。

圖5 LNA的S參數特性

（2）噪聲性能分析：噪聲系數和最小噪聲系數隨頻率的變化如圖6所示，在中心頻率5.8 GHz處，噪聲系數NF=2.312 dB，具有較低的噪聲系數。

（3）線性度：由圖7可知，在中心頻率5.8 GHz處，該LNA的輸入1 dB壓縮點為-12.522 5 dBm，具有較好的線性度。

（4）穩定性：本文對放大器的穩定因子Kf進行了仿真，如圖8所示，由仿真結果可以看出Kf始終大于1， LNA處于無條件穩定。

圖6 LNA的噪聲系數特性

圖7 1 dB壓縮點

圖8 穩定性

表1給出了本文設計的LNA電路的性能指標，并與已發表的文獻中的LNA電路進行了比較。可以看出，在相同的工藝和相應的頻率下，本文設計實現了增益、噪聲系數和線性度間的折衷。

表1 LNA性能比較

4 總結

基于0.18 μmCMOS工藝設計了一個頻率為5.8 GHz的LNA，從噪聲系數、阻抗匹配以及級間匹配等方面對電路的性能進行了優化。與傳統的共源共柵結構相比，該電路在兩級之間增加了級間匹配網絡，獲得了良好的增益、噪聲系數以及線性度。

[1]劉萌萌，張盛，王碩，等.一種CMOS超寬帶LNA的優化設計方法[J].電子學報，2009，37（5）：1082-1086.

[2]Goo J S，Ahn H T，Ladwig D J，et al.A noise optimization technique forintegrated low noise amplifiers[J]. IEEE Journal of Solid State Circuits，2002，37（8）：994-1002.

[3]Shaeffer D K，Lee T H.A 1.5 V 1.5 GHz CMOS low noise amplifier[J].IEEE Journal of Solid State Circuits，1997，32（5）：745-759.

[4]Ismail A，Abidi A.A 3 to 10 GHz LNA using a wideband LC-ladder matching network[J].IEEE Journal of Solid State Circuits，2004，39（12）：2269-2277.

[5]遲保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[M].北京：清華大學出版社，2006.

[6]Lee T H.CMOS射頻集成電路設計[M].余志平，譯.北京：電子工業出版社，2006.

[7]Shameli A，Heydari P.Ultra-low power RFIC design using moderately inverted MOSFETs’：an analytical/experimental study[C]//Proceedings of the IEEE Radio Frequency Integrated Circuits Symposium（RFIC’06），2006.

[8]Zhang C，Huang D Q，Lou D W.Optimizations of cascode MOS low noise amplifier using inter-stage matching network[C]//IEEE Conf Elec Dev and Sol Sta Circ，Hong Kong，China，2003：465-468.

[9]Mou S X，Ma J G，Seng Y K，et al.A modified architecture used for input matching in CMOS low noise amplifiers[J].IEEE Transactions on Circuits and Systems，2005，52（11）：784-788.

[10]Radic J，Djugova A.Videnovic-Misic M.A 2.4 GHz highgain low noise amplifier[C]//InternationalSymposium on Signals，Circuits and Systems.Iasi：IEEE，2009：1-4.

[11]楊波，周盛華，王科平，等.應用于802.11a的5.8 GHz CMOS LNA設計[J].長春理工大學學報：自然科學版，2008，31（4）：91-93.

[12]Li X，Shekhar S，Allstot D J.Gm-boosted common-gate LNA and differential colpitts VCO/QVCO in 0.18 μm CMOS[J].IEEE Journal of Solid-State Circuits，2005，40（12）：2609-2619.

[13]El-Gamal M N，Lee K H，Tsang T K.Very low-voltage（0.8 V）CMOS receiver frontend for 5 GHz RF applications[J].IEE Proceedings of Circuits Devices Systems，2002，149（56）：355-362.

[14]Wang Y S，Lu L H.5.7-GHz low-power variable gain LNA in 0.18 μm CMOS[J].Electronics Letters，2005，41（2）：66-68.

[15]艾學松，孫玲，施佺.應用于DSRC系統的5.8 GHz CMOS LNA設計[J].電路與系統報，2012，17（3）：134-138.

ZHOU Hongmin,ZHANG Ying,DING Keke

College of Electronics Science and Engineering,Nanjing University of Posts and Telecommunications,Nanjing 210046,China

Based on TSMC 0.18 μm CMOS technology,a novel circuit topology for a CMOS Low-Noise-Amplifier（LNA）is presented in this paper.In this circuit,a cascode topology with inter-stage matching network is designed at the frequency of 5.8 GHz.Choosing a inter-stage matching network presents lower power dissipation while achieving reasonable power gain.In order to save the chip area,a LC network is used instead of the large inductor.The simulation results show the forward gain（S21）is about 10.3 dB,as well as less than － 16 dB isolation（S12）while operating at 5.8 GHz.The input impedance（S11）and the output impedance（S22）also represent good performance.In addition,the minimum noise figure and signal linearity performance are quite good.It consumes only 12.7 mW under a 1.5 V voltage supply.

low noise amplifier;CMOS;noise figure;linearity

基于0.18 μm CMOS工藝，設計了一個新型的低噪聲放大器。在該放大器中，采用帶有級間匹配的共源共柵結構。采用級間匹配結構實現了低功耗高增益。為了降低芯片面積，使用LC并聯網絡代替傳統的大電感。仿真結果表明，在5.8 GHz的工作頻率下，功率增益大約為10.3 dB，而反向隔離度低于－16 dB。同時具有比較好的輸入輸出匹配。除此之外，還獲得了比較小的最小噪聲系數和比較好的線性度。在1.5 V的供電電壓下，電路的靜態功耗為12.7 mW。

低噪聲放大器；CMOS；噪聲系數；線性度

A

TN4

10.3778/j.issn.1002-8331.1312-0173

ZHOU Hongmin,ZHANG Ying,DING Keke.Design of 5.8 GHz 0.18 μm CMOS low noise amplifier.Computer Engineering and Applications,2014,50（23）：61-64.

國家自然科學基金青年科學基金（No.61106021）；江蘇省高校自然科學基金（No.11KJB510019）；南京郵電大學青藍工程基金（No.NY210037）。

周洪敏（1978—），女，講師，研究方向為射頻集成電路設計。E-mail：zhouhm@njupt.edu.cn

2013-12-13

2014-03-18

1002-8331（2014）23-0061-04

CNKI網絡優先出版：2014-04-29,http://www.cnki.net/kcms/doi/10.3778/j.issn.1002-8331.1312-0173.html