RS485總線幾個關鍵參數的理論研究

趙 亮

(大連理工大學 建設工程學部, 大連 116024)

?

RS485總線幾個關鍵參數的理論研究

趙 亮

(大連理工大學 建設工程學部, 大連 116024)

最大負載、終端電阻、偏置電阻是感知層RS485總線的3個關鍵參數，本文通過建立RS485總線的等效電路模型，采用電流流向法對偏置電阻的理論值進行求解，進而分析了其對總線最大負載和終端電阻的影響,為RS485總線的應用提供了理論基礎，具有很高的實用價值。

現場總線；RS485；偏置電阻；終端電阻

引 言

RS485總線采用差分平衡數據傳輸方式，具有較強抗干擾性能，以其布線簡單、工作穩定可靠、成本低的優勢在照明系統、環境監測、電力監控、能耗監測等多個領域取得了廣泛的應用[1-6]。最大負載、終端電阻及偏置電阻是RS485總線的幾個關鍵參數，直接關系到系統的穩定性，但目前很少有文獻對其進行深入的理論分析，針對RS485總線的理論研究主要集中在總線的通信協議[7-9]以及故障檢測[10-11]兩個方面,本文通過電流流向法對這三個關鍵參數進行了求解，并分析了相互之間的影響。

1 最大負載

接口標準中通過引入單位負載的定義對最大負載作出描述，如圖 1所示，通過4個點(-7 V、-3 V、5 V、12 V)對單位負載進行約束。接口電壓工作在12 V時，輸入電流必須小于1 mA；接口電壓工作在5 ～12 V區間時，輸入電流必須為正方向；接口電壓工作在-7 V時，輸入電流必須小于-0.8 mA；接口電壓工作在在-7～-3 V區間時，輸入電流必須為負方向，如式(1)所示。

(1)

圖 1中兩條斜線段包含的區域定義了輸入電阻的取值范圍，利用式(2)計算輸入電阻最小值為10.56kΩ，實際應用過程中，一般采用12kΩ電阻作為單位負載的輸入電阻，標準指出，在此種情況下RS485總線的最大負載為32個。

(2)

圖1 RS485總線單位負載

隨著芯片工藝的不斷發展，目前已經可以制造出1/2單位負載、1/4單位負載、1/8單位負載的RS485芯片，幾款典型的芯片及其支持的最大節點數目如表 1所列。

表1 RS485單位負載與最大節點

2 終端電阻

由傳輸線理論可知，電信號在通信電纜中傳播過程中，如遇到線纜阻抗(線纜的特性阻抗是指電阻、電容抗、電感抗的向量和)不匹配或者不連續的情況，就會產生信號反射。信號反射將會導致信號傳遞失真，造成誤碼率的升高、傳輸線距離的縮短等危害, 如圖 2(a)所示。為消除信號反射的影響，要求負載阻抗與傳輸電纜的特性阻抗相等。消除這種RS485信道中信號反射的方法，就是盡量保持傳輸線阻抗連續，實際工程中常在電纜線的末端跨接一個與電纜的特性阻抗同樣大小的終端電阻，以此減小信號反射，此時所有能量都被負載所吸收，如圖 2(b)所示。

圖2 標準網絡中終端電阻的接法

標準RS485傳輸線纜的特性阻抗是120 Ω，為消除信號反射，需要在總線兩端接入120 Ω匹配電阻，也稱其為終端電阻。終端電阻的安裝位置直接影響到總線的可靠性，對于標準的RS485總線網絡，需要在總線的主控端、最遠從端分別接入終端電阻，如圖 3(a)所示；在含有RS485中繼器的網絡中，如圖 3(b)所示，需要在中繼器的出入口以及總線的最遠從兩端分別接入終端電阻；在含有RS485集線器的網絡中，如圖 3(c)所示，需要在集線器的出口以及每個支路的最遠從端分別接入終端電阻。

圖3 不同網絡中終端電阻的接法

3 偏置電阻

RS485總線定義了接收器的門限電壓為±200 mV，當差分輸入電壓VAB≥200 mV時，輸出高電平，總線邏輯1；當VAB≤-200 mV時，輸出低電平，總線邏輯0；當-200 mV≤VAB≤200 mV時，總線輸出狀態處于隨機狀態。如圖 4所示，RS485總線以低電平作為起始位。當總線空閑時，如果輸出為低電平，總線上的從端設備誤以為這是一幀數據的起始，并試圖讀取數據內容，但由于總線空閑并沒有數據發送，將不會出現停止位，導致總線一直被“占用”，嚴重時將導致總線通信癱瘓。

圖4 RS485總線數據傳輸

圖5 含有偏置電阻的RS485網絡

為了避免這一現象的發生，可以在RS485總線的A、B線上加入偏置電阻RB，保證空閑狀態下通過強制將總線拉高，使總線電平維持在一個確定高電平的狀態。加入偏置電阻的RS485網絡如圖 5所示，加入偏置電阻之后對總線電流產生了一定的影響，為計算偏置電阻的大小，將偏置電阻網絡的等效電路圖如圖 6所示。其中，RIn為所有連接在總線上的設備等效輸入電阻，RS485標準定義輸入電阻為12 kΩ時，總線可以支持32個末端設備，其最小共模輸入電阻為：

(3)

加入偏置電阻之后，RB與RIn并聯后的阻值應等于總線共模輸入電阻，即：

RB‖RIn=RCM

(4)

式中“‖”表示電阻并聯?；蛘咄ㄟ^下式表示：

(5)

RB為總線的偏置電阻，RT1與RT2為總線的終端電阻，未加入偏置電阻之前，RT1與RT2的阻值相等；加入偏置電阻之后為了保證電路對稱性，RT2與2個偏置電阻RB并聯后阻值應等于RT1：

RT2‖2RB=RT1=Z0=120 Ω

(6)

以A、B兩點，分別建立電流流向圖,如圖 7所示。左側為A點對應的電流流向圖，實線部分表示A點的流入電流，虛線部分表示從A點流出電流；右側為B點電流流向圖，實線部分表示B點的流入電流，虛線部分表示從B點流出電流。分別建立A、B兩點的電流方程。

A點電流方程：

(7)

B點電流方程：

(8)

圖7 偏置電阻網路電流流向圖

分別利用式(7)和式(8)進行A、B兩點的電壓求解得：

(9)

(10)

式(9)減去式(10)得：

VAB=VA-VB

(11)

對式(11)進一步化簡可得到：

(12)

采用單5V(±5%)電源供電，最差情況供電電壓VS(min)=4.75V，總線門限電壓VIT=200mV，總線上的差分噪聲干擾電壓VN一般小于50mV，則

VAB=VIT+VN=200mV+50mV=250mV

(13)

由式(6)可得：

(14)

將式(5)、式(14)代入式(12)，得：

(15)

進一步對式(15)化簡求解得：

RB=556 Ω

(16)

(17)

(18)

加入偏置電阻之后雖然保證了RS485總線的穩定性，但同時也降低了總線的最大節點數量，未加入偏置電阻之前，總線的等效輸入電阻等于共模輸入電阻，RIn=RCM=375 Ω，加入偏置電阻之后，總線的等效輸入電阻RIn=1.18 kΩ，總線的最大負載變為10個，如下式所示，對應的不同單位負載的總線最大節點數目變化如表 2所列。

(19)

通過式(5)可知此處求得的偏置電阻取值為最小值，為保證RS485總線正常通信，要求輸出高電平時差分輸入電壓必須滿足VAB≥200 mV，因此存在最小驅動電流，可以利用限流法對偏置電阻的最大值進行求解。

如圖 6可知，在不考慮總線負載的情況下，兩個偏置電阻與RT2并聯之后的阻值為120 Ω(傳輸線特性阻抗)，再與RT1并聯后為60 Ω。則總線的差分總負載可以表示為：

(20)

為保證空閑狀態將總線拉至高電平(200 mV)，對應的最小偏置電流為：

(21)

提供最小偏置電流對應的最大偏置電阻阻值為：

(22)

進一步可以求得偏置電阻的最大值為：

(23)

其中，差分總負載RDiff與總線負載個數有關，當總線負載越大時，對應的偏置電阻最大值越小，二者的關系如圖 8所示。

圖8 偏置電阻最大值與總線負載節點數的關系

結 語

[1] 苗強，何鳳有，鄧世建，等.基于RS485總線的變電所監測系統設計[J].儀器儀表學報，2006(S1):909-910.

[2] 徐輝，李敬兆，湯文兵，等.基于RS485總線的煤礦井下排水監控系統[J].礦山機械，2012(8):105-108.

[3] 蔣政宏.基于RS-485總線的水輪機溫度監測系統[J].電力自動化設備，2011(5):130-133.

[4] 韓慧.基于RS-485總線的溫室環境監測系統[J].儀表技術與傳感器，2012(3):60-61.

[5] 王鵬鵬，劉振興，鄧潔.基于RS-485總線技術的DALI照明系統的設計[J].照明工程學報，2012(1):107-111.

[6] Jorge A, Guerreiro J, Pereira P, et al.Energy Consumption Monitoring System for Large Complexes[J] IFIP Advances in Information and Communication Technology, 2010,314:419-426.

[7] 耿立中，王鵬，馬騁，等.RS485高速數據傳輸協議的設計與實現[J].清華大學學報:自然科學版,2008(8):1311-1314.

[8] 李成，王鵬，丁天懷，等.RS-485總線的高速串行遠距離數據傳輸[J].清華大學學報:自然科學版,2009(5):684-687.

[9] 馮子陵，俞建新.RS485總線通信協議的設計與實現[J].計算機工程,2012(20):215-218.

[10] 崔三俊，李成海，徐欣中.RS-485總線短路故障檢測技術研究[J].計算機工程與科學,2010(12):149-151.

[11] 田衛.RS-485總線分支線短路故障檢測技術[J].微電子學與計算機,2011(4):176-179.

趙亮(博士研究生),研究方向為建筑能源系統物聯網、網絡通信、現場總線技術。

參考文獻

[1] 黃麗. 百萬門級專用集成電路的FPGA驗證[D]. 西安：西安電子科技大學，2007:1-6.

[2] 傅永杰. 關于FPGA在ASIC設計中的作用問題探討[J]. 今日電子,1996(2).

[3] 全國金融標準化技術委員會. 中國金融集成電路(IC)卡規范第二部分：電子錢包/電子存折應用規范[M]. 北京: 中國金融出版社, 2010: 19-38.

[4] 周宏華，李樹國，周潤德. 高安全性的智能卡芯片結構與設計[J]. 清華大學學報, 2003,43(4).

[5] Xilinx. Virtex-5 FPGA User Guide. , 2009: 25-36.

[6] Akihiro Higashi, Kazuhide Tamaki, Takayuki Sasaki.Verification Methodology for a Complex System-on-a-Chip[J]. FUJITSU Sci. Tech. J.,2000(6):24-30.

陳博(碩士生)，主要研究方向為芯片驗證、測試和嵌入式系統設計；于忠臣(教授)，主要研究方向為SoC設計和嵌入式系統。

(責任編輯：高珍 收稿日期：2013-12-28)

Theoretical Study on Key Parameters of RS485 Field Bus

Zhao Liang

(Faculty of Infrastructure Engineering, Dalian University of Technology, Dalian 116024,China)

Maximum load, terminal resistor and bias resistor are three main parameters of RS485 field bus, which directly influence the stability of the system. This paper adopts the current flow method to solve the theoretical value of bias resistor based on the equivalent circuit model of RS485 field bus, and further analyzes the influence on the maximum load and terminal resistor. The research result offers a theoretical basis for the application of RS485 filed bus and is very useful in many applications.

field bus; RS485; bias resistor; terminal resistor

TP274

A

珍

2014-01-03)