DOE技術在低電壓CMOS晶體管中的質量控制*

張 霞,袁陳晨,鄭 祺,徐士美,童慶強

(1.上海工程技術大學材料工程學院,上海 201620;2.上海貝嶺股份有限公司,上海 200233;3.上海華力微電子有限公司,上海 201203)

?

DOE技術在低電壓CMOS晶體管中的質量控制*

張 霞1*,袁陳晨1,鄭 祺1,徐士美2,童慶強3

(1.上海工程技術大學材料工程學院,上海 201620;2.上海貝嶺股份有限公司,上海 200233;3.上海華力微電子有限公司,上海 201203)

CMOS晶體管;閾值電壓;DOE;注入劑量

互補型金屬-氧化物-半導體晶體管CMOS(Complementary Metal-Oxide-Semiconductor)的生產是一個復雜精細的工藝過程,包含SiO2薄膜的淀積及光刻、刻蝕、注入等各種工序的互相協作。因復雜而精細的工藝,和多環節決定因素,靠傳統的工藝臺帳和工藝試驗的形式來實現電學參數閾值電壓Vt的調控非常困難[1-2]。改變閾值電壓Vt的工藝參數有多種多樣,比如內在的氧化層電荷、功函數差、溝道里的載流子劑量[3],外在的襯底偏壓、平帶電壓等等[4]。

在教科書[4]中,我們可以看到MOS晶體管的閾值電壓Vt的經典公式為:

其中,Vt是閾值電壓,VFB是平帶電壓,ΨB是襯底的費米能級,q是電荷量,εs是總的介電常數,NA是摻雜濃度,VBS是反向襯底-源極電壓,Co是氧化層的電容常數。依據物理學家推導的經典公式,公式左邊Vt是MOS晶體管的性能體現,公式右邊NA是由實際工藝決定,其他所有參數由材料特性來決定。因此,溝道里的注入載流子劑量NA尤為重要,通過芯片制造中的注入載流子劑量NA、進行有效調控低閾值電壓Vt更吸引人們探索研究。

本文采用DOE(DesignofExperiment)試驗方法進行了工藝流片的分卡操作,針對工藝流程中的Vt區注入Dvt、N場注入DNF、TEMP注入DP這3種注入劑量,對低壓NMOS和低壓PMOS的閾值電壓Vt進行調節優化,得到閾值電壓(Vtn、Vtp)和各注入劑量(Dvt、DNF、DP)之間的關系。該數據結果對于閾值電壓Vt的設計和工藝參數的選取具有重要指導意義。

1 實驗過程

1.1 實驗工藝流程

CMOS晶體管的完整工藝流程由以下部分組成,分別為:

硅片檢測→光刻零層→光刻有源區(光刻有源區、刻蝕場區、N阱注入)→光刻P阱(光刻P阱、P阱注入、場氧化、3層腐蝕、預柵氧化、Vt區注入)→光刻N場(光刻N場、N場注入、腐蝕預柵氧、柵氧化1、多晶1淀積、多晶1摻雜)→光刻TEMP→注入TEMP及去膠→光刻多晶一→光刻PLDD→光刻N+區→光刻P+區→光刻接觸孔→光刻金屬1→光刻VIA1→光刻金屬2→光刻鈍化層。

本論文中CMOS的主要工藝調節步驟為Vt區注入、N場注入、注入TEMP這3步注入過程,分別隸屬于光刻P阱、光刻N場、和光刻TEMP。以上3步的注入離子分別為BF2、B、BF2,對應的離子束能量分別60keV、70keV和60keV。調節離子束的注入劑量(單位:ion/cm2),可控制離子束的摻雜濃度,是優化MOS管閾值電壓Vt的重要工藝。

1.2 DOE正交分卡

根據CMOS的工作原理和工藝經驗,影響閾值電壓Vtn和Vtp的3個因子分別為:Vt區注入、N場注入、注入TEMP的注入劑量。在CMOS閾值電壓設計時,人們往往希望通過一個注入劑量的改變,就能同時達到低壓NMOS和PMOS,但是注入劑量對于Vtn和Vtp的影響趨勢截然不同,甚至可能是相逆的。為了考查Vt區注入、N場注入、注入TEMP這3個注入劑量對于Vtn和Vtp的各自影響或者逆向作用,本文采用了正交分卡DOE方法,具體的工藝參數和相對應的注入劑量如表1所示。

表1 CMOS管的DOE正交分卡及注入劑量參數

本文中,CMOS晶體管的柵氧層厚度為100nm左右,襯底濃度為1×1010個/cm2,阱濃度為1×1010個/cm2,在未改變注入參數時的常規情況下NMOS的開啟電壓Vtn為0.77 V,PMOS的開啟電壓Vtp為0.93 V。在表中,1號樣品代表進行Vt區注入劑量Dvt=2.8×1012ion/cm2,N場注入劑量DNF=2.5×1012ion/cm2,注入TEMP的注入劑量DP=0,其余2至18號樣品依次類推。

1.3 CMOS管閾值電壓Vtn和Vtp測試

樣品經過3次注入以及最后的光刻鈍化層后,即可進行工藝控制監控PCM(Process Control Monitor)測試,PCM的常見參數有開啟電壓、擊穿電壓、導通電流、單管漏電流、方塊電阻、接觸電阻、條形電阻、電容及電容擊穿等等。

本次重點考察的是低壓NMOS和低壓PMOS管的閾值電壓,具體測試方法為:在漏上加0.1 V固定電壓(P管時加-0.1 V),源和襯底接地。在柵上掃描電壓,N管時掃描正電壓0～3 V,P管時掃描負電壓-3 V～0。掃描柵上電壓時,由最大跨導法得到閾值電壓Vtn和Vtp。試驗過程中,其中有4個樣品發生碎片。其余樣品經過測試,Vtn和Vtp都在1V以下,符合低壓CMOS的使用需求,具體測試值如表2所示。

表2 CMOS管的注入參數,閾值電壓Vtn和Vtp,以及通過公式擬合的Vtn predicted和Vtp predicted

2 數據分析與討論

2.1 Vt區注入劑量Dvt、N場注入劑量DNF與NMOS管閾值電壓Vtn

2.1.1Vt區注入劑量Dvt保持不變,N場注入劑量DNF變化時

從表2中的18個樣品對比可以看出,2～4樣品中,Dvt保持注入劑量為2.00×1012ion/cm2不變時,隨著N場注入劑量DNF從1.5×1012ion/cm2降低到5×1011ion/cm2,并降低到0時(圖1中正方形的點和線),NMOS管閾值電壓Vtn由0.6 V降低到0.45 V,也就是說Dvt不變,隨著N場注入劑量DNF降低,NMOS管閾值電壓Vtn也降低。類似地,保持Dvt不變,5～10樣品(圖中圓形的點和線、Dvt=1.00×1012ion/cm2)驗證了相同的規律,11～16樣品(圖中正三角形的點和線、Dvt=0.5×1012ion/cm2)、17～18樣品(圖中倒三角形的點和線、Dvt=0)也同樣遵循Vtn隨DNF下降而下降的規律。總之,圖中的4個系列的點線顯示一致的結論:如果注入劑量Dvt不變,隨著N場注入劑量DNF降低,NMOS管閾值電壓Vtn也降低。

圖1 NMOS管閾值電壓Vtn與不同N場注入劑量DNF的變化關系(當Vt區注入劑量Dvt不變時)

2.1.2 Vt區注入劑量Dvt變化,N場注入劑量DNF保持不變時

接下來討論N場注入劑量DNF不變,注入劑量Dvt變化對于閾值電壓Vtn的變化影響趨勢。分析表2可知,樣品1、5、11、17是一組N場注入劑量DNF=2.5×1012ion/cm2,樣品6、12對應于DNF=2.0×1012ion/cm2,樣品2、7、13對應于DNF=1.5×1012F,樣品8、14對應于DNF=1.0×1012ion/cm2,樣品3、9、15對應于DNF=5×1011ion/cm2,樣品4、10、16、18對應于DNF=0,以上6個系列遵循Vtn隨Dvt下降而下降的規律,其影響曲線如圖2所示。

圖2 NMOS管閾值電壓Vtn與不同Vt區注入劑量Dvt的變化關系(當N場注入劑量DNF不變時)

2.1.3 Vt區注入劑量Dvt、N場注入劑量DNF與NMOS管閾值電壓Vtn的關系式

綜合以上兩張圖和相關的數表可知,NMOS管閾值電壓Vtn,隨著N場注入劑量DNF降低而降低,隨Vt區注入劑量Dvt下降而下降。如果將Vt區注入劑量Dvt當作x坐標,將N場注入劑量DNF當作y坐標,以xy平面內的值作為z坐標,可以得到如圖3所示的梯度圖,關于z值隨顏色的變化如圖3所示。

圖3 NMOS管閾值電壓Vtn與Vt區注入劑量Dvt、N場注入劑量DNF的關系圖(其中,x軸是Dvt,y軸是DNF,z軸代表平面上的彩色等高線圖,線的梯度值代表Vtn。)

從圖3中z值隨x、y的變化分布圖可以看出,z與x、y滿足z=ax+by+c的關系式。將z、x、y都賦予物理意義后,經公式擬合后,可知NMOS管閾值電壓Vtn與Vt區注入劑量Dvt、N場注入劑量DNF滿足以下關系式

Vtn=0.15791Dvt+0.12320DNF+0.11433

如果將實際工藝參數Vt區注入劑量Dvt、N場注入劑量DNF代入此式中,可以得到NMOS管閾值電壓Vtn的預測值Vtn predicted,也就是擬合出來的計算值Vtn擬合,如表2列舉所示,表中同時有實際測試值。將Vtn與Vtn predicted數據以圖表示,從圖4中兩條線可以看出,Vtn實際測試值與Vtn predicted比較吻合。

圖4 NMOS管實際閾值電壓Vtn與公式擬合出的Vtn predicted的對比圖

在實際電參數測試中,NMOS管的擊穿電壓BVds基本維持在10.3V左右,可以保證NMOS在較好狀態下工作。

2.2 Vt區注入劑量Dvt、注入TEMP的注入劑量DP與PMOS管閾值電壓Vtp

2.2.1 Vt區注入劑量Dvt保持不變、注入TEMP的注入劑量DP變化時

從表2中的18個樣品對比可以看出,2～4樣品中,Dvt保持注入劑量為2.00×1012ion/cm2不變時,隨著TEMP注入劑量Dp從3.6×1012ion/cm2提高到4.4×1012ion/cm2(圖5中正方形的點和線),PMOS管閾值電壓Vtp由0.63V降低到0.54V,也就是說Dvt不變,隨著TEMP注入劑量Dp提高,PMOS管閾值電壓Vtp會降低。類似地,保持Dvt不變,5～10樣品(圖中圓形的點和線、Dvt=1.00×1012ion/cm2)驗證了相同的規律,11～16樣品(圖中正三角形的點和線、Dvt=0.5×1012ion/cm2)、17～18樣品(圖中倒三角形的點和線、Dvt=0)也同樣遵循Vtn隨DP上升而下降的規律。圖5中的4個系列點線顯示一致的結論:如果注入劑量Dvt不變,隨著TEMP注入劑量Dp增加,PMOS管閾值電壓Vtp會降低,與文獻報道一致[3,5]。

圖5 PMOS管閾值電壓Vtp與不同TEMP注入劑量Dp的變化關系(當Vt區注入劑量Dvt不變時)

2.2.2 Vt區注入劑量Dvt變化、注入TEMP的注入劑量DP保持不變時

分析表2可知,注入TEMP的注入劑量DP從3.6×1012ion/cm2到6.2×1012ion/cm2,一共有6個系列。在每個系列中,保持TEMP的注入劑量不變,從表2中和圖6的影響曲線可以清晰看出,隨著Vt區注入劑量Dvt在0、0.5、1、2×1012ion/cm2這4檔變化時,PMOS管的閾值電壓Vtp遵循隨Dvt增加而下降的規律。

圖6 PMOS管閾值電壓Vtp與不同Vt區注入劑量Dvt的變化關系(當TEMP注入劑量DP不變時)

2.2.3 Vt區注入劑量Dvt變化、注入TEMP的注入劑量DP與PMOS管閾值電壓Vtp的關系式

綜合以上分析可知,PMOS管閾值電壓Vtp,隨著TEMP注入劑量DP增加而降低,隨Vt區注入劑量Dvt增加而降低。同樣,將Vt區注入劑量Dvt當作x坐標,將TEMP的劑量DP當作y坐標,以xy坐標第1象限的平面值作為z坐標,可以得到如圖7所示的梯度圖,z值的漸近變化如圖右邊所示。

圖7 PMOS管閾值電壓Vtp與Vt區注入劑量Dvt、TEMP注入劑量DP的關系圖(其中,x軸是Dvt,y軸是DP,z軸代表平面上的彩色,彩色值代表Vtp。)

從圖7中z值隨x、y的變化分布圖可以看出,z與x、y近似滿足橢圓關系式。經Origin公式擬合后,可知PMOS管閾值電壓Vtp與Vt區注入劑量Dvt、TEMP注入劑量DP滿足以下關系式

如果將實際工藝參數Vt區注入劑量Dvt、注入TEMP的劑量DP代入此式中,可以得到PMOS管閾值電壓Vtp的預測值Vtp predicted,也就是擬合出來的計算值Vtp擬合,如表2列舉所示。將Vtp與Vtp predicted以圖表示,從圖8中可看出,除了10號樣品因注入TEMP的劑量DP為0導致數據偏差大,其余Vtp實際測試值與Vtp predicted比較吻合。經測試得到,PMOS管的擊穿電壓BVds在12V左右,證明晶體管經過閾值電壓的常規值0.93V調控至0.0535V～0.63V后,仍能具有較高的擊穿電壓值。

圖8 PMOS管實際閾值電壓Vtp與公式擬合出的Vtp predicted的對比圖

3 結論

采用DOE試驗方法對工藝流片進行分卡操作,對低壓CMOS的閾值電壓Vtn、Vtp進行調節優化,得到了閾值電壓(Vtn、Vtp)和各注入劑量(Vt區注入、N場注入、注入TEMP)之間的關系。主要結論如下:

(1)實驗樣品的Vtn和Vtp都在1V以下,符合低壓CMOS的使用需求。

(2)NMOS管閾值電壓Vtn,隨著注入劑量Dvt下降而下降,隨著N場注入劑量DNF下降也降低。Vtn與Dvt、DNF滿足以下關系式Vtn=0.15791Dvt+0.12320DNF+0.11433。

綜上所述,將工藝參數Dvt、DNF、DP對CMOS閾值電壓Vtn、Vtp的影響關系,用科學規律和公式聯系起來,挖掘半導體物理經典公式中Vt的工藝影響因素,對于直接指導工藝參數Dvt、DNF、DP具有重要作用[6-8],同時工藝反饋于閾值電壓Vtn和Vtp,揭示了閾值電壓Vtn、Vtp的內在規律,對于CMOS的設計具有借鑒意義。

[1]王文君. 采用SPC技術控制半導體器件的工藝質量[J]. 微電子器件與技術,2010,47(8):518-521.

[2]王廷青. 封裝工藝中SPC控制限計算方法的優化[J]. 電子與封裝,2009,9(4):8-12.

[3]蔡俊,傅義珠. 總劑量輻射對硅雙極和MOS器件性能的影響[J]. 固體電子學研究與進展,2010,30(2):559-563.

[4]施敏. 半導體器件物理與工藝[M]. 2版. 蘇州:蘇州大學出版社,2002:188-191.

[5]Zhang Guohe,Shao Zhibiao,Zhou Kai. Threshold Voltage Model for a Fully Depleted SOI-MOSFET with a Non-Uniform Profile[J]. Chinese Journal of Semiconductors,2007,28(6):842-847.

[6]Pandey P,Pal B B,Jit S. A New 2-D Model for the Potential Distribution and Threshold Voltage of Fully Depleted Short-Channel Si-SOI MESFETs[J]. IEEE Trans Electron Devices,2004,51(2):246-254.

[7]刁冬梅,楊銀堂,朱樟明. MOS晶體管的閾值電壓不匹配特性[J]. 電子科技,2007,212(5):1-4.

[8]劉新宇,孫海峰,劉洪民,等. 全耗盡CMOS/SOI工藝[J]. 半導體學報,2003,24(1):104-108.

張霞(1980-),女,漢族,籍貫湖北省,博士,講師,2007年博士畢業于中國科學院上海硅酸鹽研究所,曾就職于上海貝嶺股份有限公司,2008年加入上海工程技術大學,主要研究方向半導體光電薄膜與器件,zhangxia@sues.edu.cn。

TheQualityControlofDOETechnologyinLowThresholdVoltageCMOSTransistor*

ZHANGXia1*,YUANChenchen1,ZHENGQi1,XUShimei2,TONGQingqiang3

(1.Department of Material Engineering,Shanghai University of Engineering Science,Shanghai 201620,China;2.Shanghai Belling Limited Corporation,Shanghai 200233,China;3.Shanghai Huali Microelectronics Corporation,Shanghai 201203,China)

CMOS transistor;threshold voltage;DOE;implant doses

項目來源:上海高校一流學科(培育)基金項目(YLJX12-2);國家自然科學基金青年科學基金項目(61404082)

2013-11-28修改日期:2014-01-12

TN386.1

:A

:1005-9490(2014)06-1043-06

10.3969/j.issn.1005-9490.2014.06.007