光纖通信中8B/10B編碼器的設計與實現

秦 蒙，王 輝，秋云海，郭海濤

光纖通信中8B/10B編碼器的設計與實現

秦 蒙1，2，王 輝2，秋云海2，郭海濤3

為了滿足光纖通信系統中對線路編碼的特殊要求，在深入分析現有8B/10B編碼原理的基礎上，提出了一種新的將同步塊分組法與查找表法相結合的8B/10B編碼方案。此方案的優(yōu)勢在于能在同一時鐘下同步完成3B/4B編碼和5B/6B編碼，進而通過Disparity和Running Disparity這兩個參數來控制編碼后的4 bit數據和6 bit數據，使之結合為10 bit并行數據，最后通過串化器轉化為高速的串行數據進行輸出。整體設計方案用VHDL硬件語言實現了算法的描述，并在QuartusⅡ軟件平臺上實現了整個編碼器的電路綜合和波形仿真，結果表明該方案具有占用資源少、編碼速度快、實時性好、可靠性高等優(yōu)點，并且充分滿足光纖通信中對高速數據傳輸的要求。

光纖通信;8B/10B編碼器;不均等性;極性偏差

自從1966年高錕首次提出將光纖作為傳輸介質的概念以來，光纖通信從研究到應用，發(fā)展非常迅速，從最初的短波長（0.85 μm）、低速率（34 Mbit/s或 45 Mbit/s）的多模光纖通信系統，到現在的長波長（1.31 μm和1.55 μm）、高速率（2.5 ～10 Gbit/s）的單模光纖通信系統，如今其已發(fā)展成為世界上最主要的通信方式之一。同時，隨著科學技術的不斷提高，高速串行數據傳輸方式已經成為現代光纖通信系統主要的研究方向之一。為了增加光纖高速網絡中信息傳輸的穩(wěn)定性和可靠性，現在光纖通信系統中普遍采用8B/10B（8 bit/10 bit）編碼機制來完成相關的線路編碼［1－2］。

8B/10B編碼最初由IBM公司于1983年發(fā)明并應用于企業(yè)系統連接（Enterprise Systems Connection，ESCON），由 A.X.Widmer和 P.A.Franaszek在 IBM 的刊物《Research and Development》上進行了描述。其基本思想很簡單，就是將8 bit的碼字經過映射機制轉化為10 bit的碼字，但是平衡了數據流中“0”和“1”的數量，這就是8B/10B編碼的根本目的——直流平衡，因此，其也往往被稱為“直流平衡8B/10B編碼”［3］。當高速串行數據流中的邏輯“0”或者邏輯“1”的個數有多個位沒有產生變化時，信號的轉換就會因為電壓位階的關系而造成信號錯誤，而8B/10B編碼的直流平衡特性恰好能克服該問題，這使得該編碼方式成為目前許多高速數據傳輸接口或總線標準常用的編碼方式，例如 USB3.0、IEEE 1394b、Serial ATA、PCI Express、InfiniBand、Fiber Channel、Gigabit Etherent等［4－6］。

1 8B/10B編碼原理

在8B/10B編碼機制中，對于輸入的任意一組8 bit數據，共有268種可能的有效字符與之對應，其中包括256個普通數據字符和12個特殊字符，分別記為:Dx.y組和Kx.y組（x，y分別為8 bit數據中低5位和高3位所對應的十進制數）。其中，特殊字符Kx.y主要用于建立位同步、鏈路診斷、標識數據包的開始及結束等。如果假設輸入的8 bit連續(xù)數據從高位到低位依次為HGFEDCBA，則在編碼過程中，其首先被分為3 bit（HGF）和5 bit（EDCBA）兩組數據，然后分別經3B/4B編碼和5B/6B編碼成為4 bit（jhgf）和6 bit（iedcba）碼字，并進而組合得到10 bit（abcdeifghj）并行數據，最后經串化器將10 bit并行數據轉化為高速串行數據再通過光纖進行傳輸［7－8］。圖1給出了8B/10B 編碼器的映射機制［9］。

圖1 8B/10B編碼器的映射機制

為了保證輸出10 bit串行數據流的直流平衡，8B/10B編碼機制引入了3個非常重要的參數:游程長度（Run Length，RL）、不均等性（Disparity，Disp）和極性偏差（Running Disparity，RD）。

1）RL是指數據流中連“1”或連“0”的最大位數。在8B/10B編碼中，為了滿足直流平衡這一特性，要求編碼后的10 bit數據流的RL不大于5，也就是說10 bit數據流中的連“1”或連“0”的位數不超過5，即每5個連續(xù)的“1”或“0”后必須插入1位“0”或“1”，以此來保證整個鏈路的直流平衡。

2）Disp是指數據流中“1”和“0”的個數差。在8B/10B編碼中，為了盡可能地減小RL的長度，規(guī)定編碼后10 bit數據中“1”和“0”的位數只可能出現3種情況:4個“1”和6個“0”，5個“1”和5個“0”，6個“1”和4個“0”。顯而易見，這3種情況所對應的Disp分別為:－2，0，+2。

3）相對于上面2個參數，RD的極性轉換則顯得相對復雜，而這也正是整個8B/10B編碼機制中的精髓所在。RD極性轉換的目的是控制串行數據流中的直流平衡，其在整個編碼方式中起著紐帶的作用，將5B/6B編碼和3B/4B編碼有選擇地連接起來。RD只有正負兩種狀態(tài):RD+和RD－，分別表示數據流中“0”的個數不小于“1”的個數和“1”的個數不小于“0”的個數，在編碼的VHDL實現中，RD－和RD+分別用“0”和“1”表示。在系統上電或者復位時，系統會自動給RD賦值為負，即RD的系統默認值為負。確定下一次RD值的規(guī)則如下:如果當前編碼后的10 bit數據流中“0”與“1”的個數相等（即Disp=0），則次態(tài)RD的值保持不變;如果當前編碼后的10 bit數據流中“0”與“1”的個數不相等（即Disp≠0），則次態(tài)RD的值為當前值的反轉。無論是特殊數據字符，還是普通數據字符都符合上述編碼規(guī)則。表1給出了RD具體轉換規(guī)則。

表1 極性偏差的轉換規(guī)則

2 改進8B/10B編碼方案

目前8B/10B編碼最常用的方法就是查找表法，其又分為直接查表法和塊分組法。直接查找表法是最簡單最直接的編碼方法，如果完全采用直接查找表法，則需要建立一個268個單元的碼表用于存放256個普通數據字符和12個特殊字符，每個存儲單元有20位，其中10位用于存放RD－所對應的碼字，另外10位存放RD+所對應的碼字，這種編碼方法雖然實現起來方便，但是其在編碼過程中占用的資源是非常巨大的，對于普通的CPLD或者FPGA器件來說可能是無法承受的，這在很大程度上限制了該方法的使用。在此基礎上，出現了塊分組法，首先它將輸入的8 bit的數據分為3 bit和5 bit兩組，然后分別進行相應的編碼，最后再整合形成最終的10 bit碼字，此方法在一定程度上簡化了碼表，節(jié)省了芯片資源，但是由于其首先是完成5B/6B編碼，然后再按照其輸出的RD值進行相應的3B/4B編碼，這樣就使得兩種編碼不能同步完成，而且3B/4B編碼要比5B/6B編碼最少要滯后一個時鐘周期的時間，實時性差［9－10］。另一種方法則是采用邏輯電路直接實現，但是這種方法的難點在于電路的邏輯關系復雜，同時由于延時、競爭和冒險現象的存在，會使最終輸出的數據出現嚴重的抖動，限制芯片的最高工作速度［11－12］。因此尋找一種高效的8B/10B 的編碼方法，是現在高速串行數據傳輸中亟待解決的問題。

鑒于此，本文采用了一種新的編碼方法，即:直接查找表法與同步塊分組法相結合的方法。其基本思路為:首先判斷輸入的8 bit數據是否為特殊字符Kx.y，如果是Kx.y，則用直接查找表法直接輸出對應的10 bit碼字;如果輸入的8 bit數據是普通的數據字符Dx.y，則首先按照塊分組的思想將8 bit的Dx.y拆分為3 bit和5 bit兩組，然后在RD的控制下以同步并行的方式完成相應的3B/4B編碼和5B/6B編碼，最后再通過整合輸出相應的10 bit碼字。這種方法不僅可以簡化碼表，降低功耗，而且相對于傳統的塊分組的方法，增強了編碼的實時性，提高了編碼的工作效率。如圖2所示，8B/10B編碼器總共可以細分為 4 個模塊:invalid_k and k_encoder，5B/6B encoder，3B/4B encoder，RD control。

圖2 8B/10B編碼器框圖

2.1 invalid_k and k_encoder模塊

該模塊主要用來完成特殊字符Kx.y的檢錯和編碼工作。由表2可知［3］，8B/10B編碼機制中只有12組特殊字符，所以可以通過直接查找表法直接完成相應的編碼。同時，也正是由于只有這12組碼字是有效的，其他碼組均為無效碼組，因此為了降低誤碼率（Bit Error Ratio，BER），需要添加一個錯誤檢測環(huán)節(jié)以驗證特殊字符的有效性。整個模塊的具體運作步驟如下:當輸入的是特殊字符時（k_in為1），首先要判斷其是否是有效字符，即判斷其是否包含在這12種碼字中，如果包含在其中，則通過直接查找表法輸出對應的10 bit碼字;如果沒有包含在其中，則將檢錯信號k_err置高，同時將無效特殊字符invalid_k_8 bit按照普通數據字符Dx.y的編碼規(guī)則對其進行編碼，這樣就可以繼續(xù)保持整個數據流中的直流平衡。

2.2 5B/6B encoder和3B/4B encoder模塊

該模塊主要來完成普通數據字符和無效特殊字數的相關編碼。相對于傳統的按順序進行的塊分組編碼方式，本文提出了一種新的并行的同步塊分組編碼方式，具體步驟如下:系統上電后會自動初始RD值為RD－（RD=0）。首先，在時鐘上升沿時按RD－完成首個8 bit數據低5位的5B/6B編碼，同時在同一時鐘上升沿處按照RD－完成高3 bit的3B/4B編碼。其次，通過奇偶校驗的方法計算出6 bit數據的disp_6值，然后再根據disp_6的值確定當前RD值是否需要改變（若disp_6=0，則RD值不變;若disp_6≠0，則RD值取反）。隨后，根據6 bit數據確定的RD來決定3B/4B編碼的輸出:若RD為RD－，則直接輸出4 bit數據;若RD為RD+，則還需判斷3 bit數據是否包含在001，010，101，110中，若在其中，則仍直接輸出4 bit數據，否則將編碼后的4 bit數據按位取反后輸出。最后，根據最終輸出的4 bit值，用同樣的方法計算出該4 bit數據RD值，此時的RD值即為本組10 bit編碼結果的極性，并以此為依據指導下一組8 bit數據的編碼工作。表3為5B/6B 編碼表［3］，表4 為3B/4B 編碼表［3］。

表2 特殊字符編碼

2.3 RD control模塊

該模塊除了在時鐘clk的上升沿將編碼后的10 bit數據進行選擇輸出外，還要根據前3個模塊輸送來的disp_6、disp_4及disp_10來更新當前的RD值，并反饋到下一輪的RD輸入，并通過不同的RD來選擇相應的編碼，避免串行數據流中的RL超過5，以此保證整個鏈路上的直流平衡。該模塊用VHDL語言中最常見的狀態(tài)機實現，具體轉換規(guī)則如圖3所示。

表3 5B/6B編碼

表4 3B/4B編碼

圖3 RD的狀態(tài)轉換圖

3 仿真結果與分析

根據本文提出的這種新的8B/10B編碼方式，在Altera公司的QuartusⅡ軟件平臺上用VHDL語言進行了相關程序代碼編寫，并選用其MAXⅡ系列的CPLD器件EPM570T100C5N實現了編碼器的功能驗證、電路綜合和波形仿真［13－14］。

圖4為特殊字符的波形仿真圖。其中rd_in為當前編碼的RD值，din為輸入的8 bit特殊字符，dout為編碼后的10 bit數據，rd_out為下次編碼的RD參考值。由仿真圖可以看出，在不同rd_in值的控制下，系統會自動選擇對應的輸出，并會通過rd_out更新當前的RD值，進而指導下次編碼，這與表2特殊字符編碼表完全對應，驗證了整個編碼模塊的功能的正確性。

圖4 特殊字符仿真圖（截圖）

圖5為普通字符的波形仿真圖。其中rd_in為當前RD值，din為輸入的8 bit普通數據字符，dout為對應輸出的10 bit編碼數據，rd_out為下次編碼的RD參考值。由仿真圖可以看出，在不同的rd_in值的控制下，系統會自動根據表3和表4完成相應的編碼，并會通過rd_out的值來更新RD，進而指導下次編碼。整個編碼模塊結構簡單，功能正確，邏輯清晰直觀，且延時小，體現出了該編碼方案的優(yōu)越性。

圖5 普通字符仿真圖（截圖）

4 小結

隨著世界科技的不斷發(fā)展，各種總線傳輸方式和總線標準的傳輸速率都在不斷的提高。在光纖通信系統中，高速率的傳輸方式正在指引著整個行業(yè)的發(fā)展方向，而信道編碼作為影響其傳輸速率的主要原因之一，開始顯得格外重要。本文提出的這種將同步塊分組法與查找表法相結合的8B/10B編碼方法，結構簡單，使用較少的邏輯單元（42/570）便能完成8B/10B編碼器的設計。同時，整個編碼器的最大時鐘能達到250 MHz以上，且能保證整個鏈路的直流平衡，能很好地滿足光纖通信系統對高速數據的傳輸要求。此外，該方法具有很好的可移植性，可以作為IP核植入到需要8B/10B編碼的光纖電路設計中，特別適合FPGA/CPLD的設計，具有廣泛的應用前景。

:

［1］HAN S，LEE M S.Burst－mode penalty of AC －coupled optical receivers optimized for 8B/10B line code［J］.IEEE Photonics Technology Letters，2004，16（7）:1724－1726.

［2］唐興，唐寧.光纖通道8B/10B編碼的ASIC研究與設計［J］.電子器件，2011，34（2）:210－214.

［3］WIDMER A X ，FRANASZEK P A.A DC－balanced，partitioned－block，8B/10B transmission code［J］.IBM Journal of Research and Development，1983，27（5）:440－451.

［4］SHAGHAYEGH A，SARA S.A method for implementation of the DC－balanced 8B/10B coding used in superspeed USB［C］//Proc.2010 First International Conference on Integrated Intelligent Computing.Bangalore:IEEE Computer Society，2010:68－72.

［5］林錦棠.8B10B編解碼器在PCI Express總線中的實現［J］.微計算機信息，2008，24（11）:140－142.

［6］WANG Qi，HUA Siliang，WANG Donghui.A 1.1 GHz 8B/10B encoder and decoder design［C］//Proc.2010 Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics.Shanghai:［s.n.］，2010:138－141.

［7］AREF A ，AHMED N A，SALAZAR F R，et al.RTL－level modeling of an 8B/10B encoder－decoder using system［C］//Proc.5 th IFIP International Conference on Wireless and Optical Communication.Surabaya:IEEE Computer Society，2008:1－4.

［8］KIM YW，KANG J K.An 8B/10B encoder with a modified coding table［C］//Proc.IEEE Asia Pacific Conference on Circuits and Systems.Macao:［s.n.］，2008:1522－1525.

［9］李宥謀.8B/10B編碼器的設計與實現［J］.電視技術，2005，29（6）:26－32.

［10］孫科達，石旭剛，史故臣.一種新的8B/10B編解碼方案設計與實現［J］.光通信技術，2009（7）:27－30.

［11］趙文虎，王志功，費瑞霞，等.基于邏輯設計的光纖通信8B/10B編解碼方法研究［J］.電路與系統學報，2003，8（2）:48－53.

［12］劉智，寧紅英，王普昌.一種新的8B/10B編碼電路設計［J］.通信技術，2009，42（7）:60－84.

［13］Altera Corporation.MAXⅡDevice Handbook［EB/OL］.［2013－04－16］.http://www.altera.com.cn/literature/hb/max2_mii 5v1.pdf.

［14］雷伏容.VHDL電路設計［M］.北京:清華大學出版社，2006.

（1.東北電力大學信息工程學院，吉林吉林 132012;2.中國科學院深圳先進技術研究院神經工程研究中心，廣東深圳 518055;3.東北電力大學電氣工程學院，吉林吉林132012）

Implementation and Design of 8B/10B Encoder for Fiber Communication

QIN Meng1，2，WANG Hui2，QIU Yunhai2，GUO Haitao3

（1.College of Information Engineering，Northeast Dianli University，Jilin Jilin 132012，China;2.Research Center for Neural Engineering，Shenzhen Institutes of Advanced Technology ，Chinese Academy of Sciences，Guangdong Shenzhen 518055，China;3.Electrical Engineering College，Northeast Dianli University，Jilin Jilin 132012，China）

In order to meet the special requirements of line encoding in optical fiber communication system，a new 8B/10B encoding scheme，based on the existing 8B/10B coding principle，combining synchronization block grouping method with look－up table method is proposed.This encoding scheme has the advantage of completing 3B/4B encoding and 5B/6B encoding synchronously under the same clock，and then controls the encoded 4 bit and 6 bit data united as 10 bit parallel data through the two parameters Disparity and Running Disparity，finally changes the 10 bit parallel data into a high－speed serial data via the serializer.The algorithm of overall design is described with VHDL，and the circuit integrated and waveform simulation of the entire encoder are realized on the QuartusⅡsoftware platform.The results show that this encoding scheme has the advantages of requiring fewer chip resources，high coding speed，excellent real－time ability，and high reliability.It totally meets the requirements of high－speed data transmission in optical fiber communication.

fiber communication;8B/10B encoder;disparity;running disparity

TN929.1

A

【本文獻信息】秦蒙，王輝，秋云海，等.光纖通信中8B/10B編碼器的設計與實現［J］.電視技術，2014，38（1）.

深圳市杰出青年資助項目（JC201005270293A）

秦 蒙（1986— ），碩士生，研究方向為光纖通信;

王 輝（1984— ），碩士，工程師，研究方向為生物醫(yī)學信號處理;

秋云海（1974— ），博士，研究員，研究方向為神經影像學;

郭海濤（1965— ），博士，教授，研究方向為圖像處理、信號處理、模式識別等。

責任編輯:魏雨博

2013－05－21