DC/DC開關電源對低壓差分信號線干擾模型研究

和軍平， 馮巨標， 李遠航

(哈爾濱工業大學深圳研究生院，廣東深圳 518055)

0 引言

數字信號畸變的成因和預測是高速數字電路信號完整性設計和電源完整性設計中的關鍵問題［1－2］。當今高密度印制電路板中繁多的高頻數字信號、復雜結構和分布的互連線、過孔、電源分配網絡(PDN)等使得信號間相互影響的準確分析和預測更具高度的挑戰性［3－5］。在印制電路板信號完整性分析及設計領域，國內外研究多集中在信號線間的噪聲串擾、反射、時延等方面［6－7］。對于電源分配網絡，人們多從供電電壓允許波動幅值的角度研究阻抗降低、電容解耦、空腔諧振等現象［8－9］。而事實上，在目前高密度印制電路板中，電源分配網絡對高速敏感信號線的近場干擾也成為數字電路工作異常的一個重要原因。特別的，目前同步Buck變換器因其高效、體積小而在負載端DC/DC電源中得到了廣泛應用，Buck變換器的高速開關會在印制電路板電源分配網絡中產生高幅值的瞬態尖峰噪聲，易對臨近高速數字信號產生危害，然而對電源分配網絡與信號線間相互影響的細致研究尚少［10－11］。

本文即針對某一多層印制電路板中電源分配網絡對臨近低壓差分線(LVDS)的干擾現象進行量化研究，在分析干擾源特征和耦合機理的基礎上，建立同步Buck變換器干擾源的高頻電路模型，繼而利用有限時域積分技術提取出復雜結構的近場干擾耦合通道的電路模型，再將兩者結合起來，實現對低壓差分線干擾的準確預測。論文首先介紹所研究的多層印制電路板的結構和干擾現象，隨后對干擾形成和傳播機理進行分析，進而利用場－路結合、實測和電磁仿真結合的方式建立噪聲源和耦合通道模型，實現對干擾的預測，并與實際測量結果進行了對比。最后，本文對幾種典型布局下，干擾的耦合特性情況也進行了細致分析，并提出了改善措施。

1 多層印制板開關電源對LVDS信號的干擾

所研究高速數字電路的印制電路的主要結構和組成具體如圖1所示。其印制板為6層結構、FR4材質、4mil層厚。其在板同步Buck變換器安裝在頂層，該變換器通過過孔從下方的12 V電源分配網絡PDN抽取電流。信號層與電源層相鄰，且經大面積的地層與頂層、底層的元器件隔開。自然的，電源層的12 V電源分配網絡與信號層的低壓差分信號線對(LVDS)容易相鄰。差分信號雖有良好的抗外界干擾能力，但其在高密度印制電路板中也不易做到理想對稱。該電路工作時即觀測到LVDS信號誤碼率偏高。實測發現該LVDS線間存在峰峰值可達幾十毫伏的尖峰噪聲，且該尖峰噪聲與12 V電源分配網絡上的尖峰噪聲、Buck變換器開關上的電壓跳變在時間上同步，具體波形如圖2所示。

圖1 多層PCB板中PDN與信號線的布局結構Fig.1 Layout of PDN and LVDS in a multilayer PCB

已有研究表明，同步Buck變換器功率管高速通斷，并與電路的寄生參數共同作用，會在功率開關、Buck輸入線/輸出線、周圍空間形成高幅值的瞬態尖峰電壓或電流噪聲，嚴重時即可造成干擾［11－13］。由于本同步Buck變換器處于頂層，其緊鄰下方為具有高頻屏蔽功能的大面積地層，因而Buck主電路的空間電磁場很難直接耦合到介于兩地層間的高速信號線上;然而，同步Buck變換器在開關瞬態時會從12V電源分配網絡中抽取高幅值的瞬時電流，造成12V電源分配網絡上出現尖峰電壓噪聲。同處于兩GND層間的12V電源分配網絡與高速信號線臨近，其間易存在近場耦合，尖峰噪聲即可通過耦合而傳播到LVDS線對上，進而產生干擾。

圖2 Buck變換器對LVDS信號線干擾實測波形Fig.2 Measured EMI waveforms from Buck to LVDS

故而高密度印制電路中電源分配網絡易對臨近高速數字信號形成干擾。特別地，目前同步Buck變換器開關瞬態已可短至3ns，涉及頻帶達百兆赫茲，加之電源分配網絡與高速信號線間相對位置復雜，對干擾進行準確預測、量化指導復雜PCB的設計有著相當難度。本文即利用測試、電磁仿真方法建立起噪聲源和耦合通道的精確電路模型，實現對瞬態尖峰干擾的快速、準確預測和分析。

2 開關電源對LVDS尖峰干擾的模型

根據電磁干擾三要素原則，本文在分析干擾源、干擾傳播路徑的基礎上，建立起其各自的精確模型，最后組合起來形成尖峰干擾預測模型。

2.1 Buck變換器尖峰噪聲模型

本文同步Buck變換器主電路原理如圖3所示，其輸入電壓12 V、輸出電壓3.3 V、額定輸出電流10 A、工作頻率600 kHz。其中，12 V輸入電壓由12 V電源分配網絡得到。分析可知，Buck變換器Q1中的尖峰電流是輸入12 V電源分配網絡上電壓尖峰噪聲形成的直接原因。Q2源漏極電壓是Buck輸出端電壓尖峰噪聲形成的直接原因。利用準確的開關器件宏模型、準確的電感器、電容器及PCB互連線模型，可以預測Buck變換器的各開關噪聲［14－15］。本文采用Agilent4396B實測方法，得到電感、電容等無源器件和Buck電源PCB連線的高頻模型，再結合Saber軟件庫中開關器件宏模型即建立起圖4所示的同步Buck變換器噪聲的電路仿真模型。

圖3 同步Buck變換器主電路Fig.3 Synchronic Buck converter’s main circuit

圖4 同步Buck電路高頻EMI模型Fig.4 High frequency EMI model of synchronic Buck

在圖4模型中，電路交流環路的寄生電感Lloop、MOSFET管源漏極間寄生電容Cds、環路寄生電阻對電壓、電流振蕩尖峰峰值幅值、頻率起著重要作用［11］。對該模型進行時域仿真，可得到開關管Q2兩端的電壓、12 V電源分配網絡上的噪聲電壓波形。圖5顯示了仿真Q2兩端的電壓整形和12 V電源分配網絡的噪聲波形。可見，在功率開關開通、關斷瞬間，在Q2兩端和12 V電源分配網絡上均出現了尖峰電壓。圖6顯示了相應的實測噪聲波形。比較后可看出，兩者在尖峰振蕩頻率、幅值及趨勢上一致，表明所建噪聲源的模型是有效的。

圖5 Q2兩端電壓及12 V PDN噪聲電壓仿真波形Fig.5 Simulated waveforms of Q2Vds and 12 V PDN noise

圖6 實測12 V輸入線電壓噪聲波形Fig.6 Measured waveforms of Q2voltage and 12 V PDN noise

2.2 PDN與LVDS近場耦合模型

所研究的12 V電源分配網絡與低壓差分信號線的細致結構如圖7所示。電源分配網絡和差分信號線處于不同層，兩者的尺寸及相對位置也不很規則。它們通過各自的過孔與頂層的元器件相接。其中，12 V電源分配網絡寬3 cm、長10 cm。差分信號線線寬4 mil、線間距8 mil、線長7 cm，以保持50 Ω特性阻抗。嚴格來講，在各過孔、電源分配網絡及差分信號線均存在近場耦合，但由于上述結構復雜，其耦合關系難用解析形式求出，用簡單集總電路元件來描述也存在微小參數測量困難、高頻時分布效應明顯等問題，故本文利用基于有限時域積分電磁計算工具提取三維耦合的PEEC高頻電路模型。

圖712 V PDN與LVDS布局示意Fig.7 Detail layout of PDN and LVDS

2.2.1PDN與LVDS耦合參數模型的提取

部分元等效電路(PEEC)法以麥克斯韋積分電磁方程為出發點，將三維結構導體分解為多個網格單元，每個網格單元由電阻、電感和電容代表，再計算出這些單元間的互感和互容，從而將三維導體等效成一個復雜的電路模型。PEEC方法具有精度高，速度快等優點，可準確地得出復雜結構導體的高頻電路模型［16］。利用PEEC方法，復雜結構的PCB導體也可通過合理的剖分，轉化成由集總元件組成的等效電路模型，進而利用通用的電路分析方法或軟件進行時域、頻域的分析。

本研究利用CST PCB Module軟件對圖7所示的PCB進行PEEC電路參數提取。CST PCB Module軟件可以方便的導入Protel的PCB設計，再設定適當的剖分尺寸參數，即可得到整個PCB的高頻電路模型，從而得到了包含12 V電源分配網絡與低壓差分信號線間耦合效應的電路模型，該模型具體參數過多，故用圖8中間的方塊進行對外等效示意。

2.2 .2PDN與LVDS端接器件的等效模型

眾所周知，近場耦合干擾的強弱還與12 V電源分配網絡、差分信號線對的端接器件有密切關系。12 V電源分配網絡的一端接Buck變換器的輸入，另一端接一組解耦電容;差分信號線對的兩端則分別接差分驅動器和差分接收器。上述端接器件的內部結構復雜，為簡化處理，本文利用這些器件的端口等效阻抗來近似其端接效應。12 V電源分配網絡的解耦電容的阻抗可測量得出，其值設為Z。差分驅動器和差分接收器的內部電路結構復雜，本文在分析其主要結構基礎上，確定差分信號驅動器和接收器對外等效阻抗模型。

差分驅動器主要由平衡驅動電路和反饋回路構成［17］。根據其結構，本文使用10 kΩ接地電阻表示驅動器電流源的內阻，用連接于兩條驅動線間的100 Ω電阻表示阻抗匹配電阻，這樣得到圖8右側所示的驅動器等效阻抗［17］;由于差分接收器輸入阻抗與差分線對的特性阻抗匹配，本文在兩根差分線的接收端上各接一個50 Ω接地電阻，以匹配差分線的差模阻抗，具體電路如圖8左側部分［17］。當然，差分信號驅動器和接收器的等效端接電阻還會有寄生電容，但其值很小、影響不大，故本模型未予標出。

將上述PDN與LVDS的近場耦合PEEC電路模型、PDN與LVDS端接器件的等效阻抗模型組合起來，就得到圖8所示的PDN與LVDS近場耦合的高頻電路模型。

圖8 PDN與LVDS間耦合效應的CST模型Fig.8 Coupling effect CST model between PDN and LVDS

3 干擾模型的驗證和分析

3.1 干擾模型的預測和驗證

將同步Buck變換器的干擾源高頻電路模型和干擾耦合通道高頻模型結合起來，就可以預測干擾。然而，直接將兩個高頻電路連接起來進行時域仿真，會因開關瞬態時間短、耦合通道參數多而運算時間很長。本文進而采用先用Saber軟件仿真出Buck變換器產生的12 V電源分配網絡的噪聲波形，再將其導入圖8所示的耦合通道模型進行仿真，從而快速得到LVDS上遭受到干擾波形。

具體來講，將圖5仿真得到的12 V電源分配網絡的噪聲再作為激勵源，加入到圖8的激勵源端口，由CST Circuit模塊進行仿真運算。圖9(a)顯示了12 V電源分配網絡與差分信號線對平行、間距10 mil時，仿真得到LVDS線間干擾波形，圖9(b)進一步顯示了Q2關斷瞬間實測和仿真的干擾細節波形，可以看出兩者在幅值、振蕩頻率、變化趨勢上很接近，表明所建的干擾預測模型是有效的。

圖9 LVDS實測和仿真干擾波形Fig.9 Measured and simulated EMI waveforms in LVDS

3.2 PDN與LVDS耦合分析與改善

除預測干擾外，所建的干擾模型還可用來量化考察不同布局下電源分配網絡與低壓差分信號線間的耦合情況，以指導PCB改善設計。本節即對幾種典型布局時的耦合情況進行分析。

首先考察12 V電源分配網絡與LVDS平行、而兩者水平間距不同時的耦合強弱變化情況，具體布局示意如圖10所示。仿真時，設LVDS長為10 cm，兩者間距分別為10、20、40和60 mil。利用圖8所示方法可得到12 V電源分配網絡到LVDS線－線間的干擾電壓傳遞函數，不同間距時干擾的傳遞函數如圖11所示。圖中曲線從上到下，依次為10、20、40和60 mil。可以看出，當間距很小時，感應到的噪聲變化很小，但隨著間距增大到4倍時，感應到的噪聲迅速減小。用時域仿真也可得出上述間距下LVDS感應到的干擾峰值分別為41、37、5、1.5 mV，可見兩者趨勢一致。產生上述現象的原因，主要是12 V電源分配網絡邊沿處的電場、磁場分布變化很不均勻而引起的。

圖10 間距/長度不同時的布局Fig.10 Layouts with different distances and lengthens

圖11 間距不同時的傳遞函數Fig.11 Transfer function curves with different distances

類似地，保持10 mil間距不變，僅改變LVDS的長度，可仿真得到3、5、7、10 cm長度時LVDS的感應噪聲的傳遞函數，具體如圖12所示。可以看出，在100 MHz前，噪聲與長度近似成線性關系。

圖12 不同LVDS長度時的傳遞函數Fig.12 Transfer function curves with different lengthens

對于本多層印制板中Buck變換器經12 V電源分配網絡對LVDS信號造成的尖峰干擾，可以通過在開關器件上施加阻容或阻感緩沖電路、選擇軟反向恢復MOSFET管等措施從源頭減小干擾大小;也可以在12 V電源分配網絡上施加高頻濾波等解耦措施來降低耦合程度。此外，使LVDS遠離電源分配網絡或在電源分配網絡與LVDS間添加局部GND線屏蔽，也能有效降低兩者間的干擾傳播。

4 結論

本文對多層印制電路中在板DC/DC同步Buck變換器經電源分配網絡而對LVDS信號造成干擾現象的機理、預測模型和抑制進行了細致研究，得到如下結論:

1)同步Buck變換器開通、關斷瞬間的電壓和電流尖峰是主要干擾源，印制板GND層間的12 V電源分配網絡與LVDS信號線的近場耦合是干擾主要傳播通道;

2)基于PEEC原理，提取和建立了描述12 V電源分配網絡與LVDS信號線間近場耦合的高頻電路模型，仿真表明電源分配網絡與LVDS信號線間距離、長度對耦合大小影響強烈;

3)建立起同步Buck變換器的噪聲模型，結合耦合通道的高頻電路模型，實現了LVDS感應干擾的較準確預測，證明了所提模型和方法的有效性。

［1］FAN Jun，YE Xiaoning，KIM Jingook，et al.Signal integrity design for high-speed digital circuits:progress and directions［J］.IEEE Transactions on Electromagnetic Compatibility，2010，52(2):392－400.

［2］GOYAL R.Managing signal integrity PCB design［J］.IEEE Spectrum，1994，31(3):54－58.

［3］WU Boping，TSANG Leung.Signal integrity analysis of package and printed circuit board with multiple vias in substrate of layered dielectrics［J］.IEEE Transactions on Advanced Packaging，2010，33(2):510－516.

［4］CHANG R W Y，SEE Kyeyak，CHUA Engkee.Comprehensive analysis of the impact of via design on high-speed signal integrity［C］//IEEE 9th Electronics Packaging Technology Conference，December 10－12，2007，Singapore.2007:262－266.

［5］LIU Enxiao，LI Erping，LI Lewei，et al.Finite-difference timedomain macro-model for simulation of electromagnetic interference at high-speed interconnects［J］.IEEE Transactions on Magnetics，2004，41(1):65－71.

［6］LI DING，BLAAUW D，MAZUMDER P.Accurate crosstalk noise modeling for early signal integrity analysis［J］.IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2003，22(5):627－634.

［7］NAKHLA N M，DOUNAVIS A，ACHAR R，et al.Depact:delay extraction-based passive compact transmission-line macromodeling algorithm［J］.IEEE Transactions on Advanced Packaging，2003，22(5):627－634.

［8］SWAMINATHAN M，CHUNG Daehyun，GRIVET－TALOCIA S，et al.Designing and modeling for power integrity［J］.IEEE Transactions on Advanced Packaging，2005，28(1):13－23.

［9］WU Tzonglin，CHUANG Haohsiang，WANG Tingkuang Overview of power integrity solutions on package and PCB:decoupling and EBG isolation［J］.IEEE Transactions on Advanced Packaging，2010，52(2):346－356.

［10］WU Songping，KAM Keong，POMMERENKE D，et al.Investigation of noise coupling from switching power supply to signal nets［C］//2010 IEEE International Symposium on Electromagnetic Compatibility，July 25－30，2010，Fort Lauderdale，USA.2010:79－84.

［11］LI Zhe，POMMERENKE D.EMI specifics of synchronous DCDC buck converters［C］//2005 IEEE International Symposium on Electromagnetic Compatibility，August 9－13，2005，Chicago，USA.2005:711－714.

［12］AOUINE O，LABARRE C，COSTA F.Measurement and modeling of the magnetic near field radiated by a Buck chopper［J］.IEEE Transactions on Electromagnetic Compatibility，2008，50(2):445－449.

［13］張曉光，和軍平，孫力，等.Flyback開關電源近場磁輻射預測與抑制［J］，電機與控制學報，2010，2010，14(10):21－25.

ZHANG Xiaoguang，HE Junping，SUN LI，et al.Magnetic near field predication and suppression of a Flyback SMPS［J］.Electric Machines and Control，2010，14(10):21－25.

［14］和軍平，姜建國.離線式PWM開關電源傳導電磁干擾的分析研究［J］.中國電機工程學報，2003，23(6):91－95.

HE Junping，JIANG Jianguo.Research on conducted EMI of an off-line PWM switched mode power supply［J］.Proceedings of the CSEE，2003，23(6):91－95.

［15］曹毅，李征帆，毛吉峰.互連封裝結構電特性分析中的改進PEEC三維建模［J］.電子學報，2000，28(2):65－71.

CAO Yi，LI Zhengfan，MAO Jifeng.A modified 3-D PEEC model in interconnect and packaging electric analysis［J］.Acta Electronica Sinica，2000，2000，28(2):65－71.

［16］CONG Guorui，NI Guyan，LUO Jianshu，et al.Analysis of S-parameters of a coupler based on the partial element equivalent circuit method［C］//2011 International Conference on Electronics Communications and Control，September 9－11，2011，Ningbo，China.2011:739－742.

［17］CHEN Mingdeng，SILVA-MARTNEZ J，NIX M，et al.Low-voltage low-power LVDS drivers［J］.IEEE Journal of Solid-State Circuits，2005，40(2):472－479.