Buffer單元單粒子效應及其若干影響因素研究

杜 明，鄒 黎，李曉輝，邱恒功，鄧玉良

(深圳市國微電子有限公司，廣東深圳518057)

Buffer單元單粒子效應及其若干影響因素研究

杜 明，鄒 黎，李曉輝，邱恒功，鄧玉良*

(深圳市國微電子有限公司，廣東深圳518057)

基于標準0.13 μm工藝使用Sentaurus TCAD軟件采用3D器件/電路混合模擬方式仿真了buffer單元的單粒子瞬態脈沖。通過改變重離子的入射條件，得到了一系列單粒子瞬態電流脈沖(SET)。分析了LET值、入射位置、電壓偏置等重要因素對SET峰值和脈寬的影響。研究發現，混合模式仿真中的上拉補償管將導致實際電路中SET脈沖的形狀發生明顯的變化。

buffer;電荷收集;單粒子瞬態脈沖;TCAD仿真

隨著工藝尺寸的縮減，單粒子效應引起CMOS集成電路的失效越來越嚴重。因此，就很有必要對CMOS器件和集成電路的抗單粒子能力進行預測。我們常用的預測方法是在實驗室條件下進行輻照實驗來模擬實際空間中的輻照效應。但是實驗過程不但復雜費時，而且成本很高。所以采用仿真軟件從理論上模擬單粒子效應，對器件的抗單粒子能力進行評估，是一項具有現實意義的工作。

器件/電路混合模擬可以將Hspice中的電路結構導入到Sentaurus TCAD中的器件仿真工具Sdevice中，對關鍵器件或敏感器件使用3D器件模型代替，通過節點進行連接后在Sdevice中進行輻照效應的仿真。已有研究表明，混合模擬得到的結果與工藝線上實際生產的芯片進行輻照實驗的結果接近。

本文基于0.13 μm標準CMOS工藝，通過器件/電路混合模擬方式對易翻轉的基礎buffer單元的單粒子效應進行了仿真，分析了對單粒子瞬態電流脈沖產生顯著影響的3種主要因素。

1 重離子入射模型

重離子入射的過程可用一個簡單的模型來表示，如圖1所示。重離子入射過程建模為一個以粒子入射軌跡為軸的等離子圓柱體［1］。

圖1 重離子入射模型

由重離子入射所產生的過剩載流子產生率可表示為:

如果l＜lmax(lmax為入射粒子的軌跡長度)，那么則:

如果l≥lmax，R(w，l)和T(t)分別為描述產生率的空間和時間變量。GLET表示線性能量傳輸產生密度，單位為pair/cm3。GLET(l)的大小由粒子的種類、能量和射程決定［2］。線性能量傳輸(LET)，表示入射粒子在單位長度上淀積的能量除以材料的密度，單位為MeV·cm2/mg。LET與GLET(l)可以通過公式互換，LET在TCAD中通常用pC/μm這個單位來描述，換算如下:

空間分布R(w，l)采用高斯分布可表示為

w表示從粒子軌跡到邊緣到中心的垂直距離，定義為粒子軌跡半徑;wt為半徑特征值。

T(t)定義為高斯時間分布函數如下:

time表示重離子注入時刻，shi是高斯特征值，表示入射離子的脈沖寬度。

2 混合模擬流程和器件模型

在器件/電路混合模擬中，對于粒子入射單元采用器件模擬，其他單元采用電路網表結合BSIM模型參數代入模擬，可以模擬得到高能粒子撞擊器件時電路中各點電壓電流的變化，從而判斷是否發生單粒子翻轉［3］。典型的混合模擬示意圖如圖2所示。

圖2 混合模擬示意圖

器件/電路混合模擬的典型流程如圖3所示。首先使用SDE構建器件結構，指定摻雜的區域和濃度以及離散化策略等。然后使用MESH生成網格化的器件結構，網格結構與器件結構匹配。在SDEVICE的配置文件中設定好物理模型和參數，設置好模擬的時間和邊界條件等等，進行器件模擬。最后通過TECPLOT和INSPECT來查看和分析模擬結果。

buffer單元的混合仿真結構如圖4所示，第1級反相器的NMOS管(N1)使用TCAD建立的3D器件模型，電路的其他部分都用BSIM3電路模型代入。器件模型和電路模型在電極處耦合。

圖3 器件/電路混合模擬流程

圖4 buffer單元電路/器件混合模擬結構

本文基于標準0.13 μm工藝構造NMOS器件模型。設定NMOS管的溝道長度為0.13 μm，溝道寬度為0.65 μm，柵氧厚度為2.58 nm，源/漏結深為0.08 μm，多晶柵的厚度為0.1 μm，襯底厚度為3 μm。襯底區域使用均勻摻雜，溝道、源漏、LDD等區域使用高斯函數進行摻雜［4］。NMOS器件模型的結構和摻雜如圖5所示。

圖5 NMOS器件模型

3 單粒子效應模擬

單粒子效應模擬的基本思想是:首先不考慮產生、復合項，求得半穩態解;然后在半穩態解的基礎上考慮單粒子注入影響，即模擬計算中加入產生復合項，求得瞬態解，得到粒子注入后產生的電流脈沖及電壓隨時間的變化過程［5］。

引入輻照效應時，設定重離子于0.76 ns時刻垂直入射在NMOS器件的漏極中心點，入射深度為3 μm，軌跡半徑為0.1 μm，LET值為50 MeV·cm2/mg。電離電荷的產生率在空間和時間上均呈高斯分布。

在上述條件下得到buffer單元在重離子入射后，NMOS管的瞬態電流脈沖曲線如圖6所示。被重離子直接撞擊的NMOS管(N1)的漏電流產生了一個瞬態脈沖，與單個NMOS管仿真結果不同的是，該瞬態脈沖還出現了一個明顯的“臺階區”。這是因為在研究單個晶體管的電荷收集時，漏極偏壓一般為恒定值，而在實際電路中，被轟擊晶體管的漏極通常連接著與之對應的補償網絡，正如圖4所見，其中器件模型為 N1，而其中的 P1管則作為該NMOS管的上拉補償管，這種補償電路稱為恢復電路［6］。這一恢復電路將導致實際電路中SET脈沖的形狀發生明顯的變化，其特征是出現所謂的“臺階區”，如圖6所示。研究表明，臺階區電壓的高低取決于阱/襯底接觸的位置和摻雜分布［7］，而臺階區的寬度則與雙極放大效應密切相關。

圖6 重離子入射后NMOS管的瞬態電流脈沖

4 影響因素分析

4.1 LET值

不同LET值條件下混合模擬的結果如圖7所示，LET值越大，漏電流瞬態脈沖峰值和脈寬都增大。當LET值為1 pC/μm時，起初電流迅速增大，這是因為，LET值很大時入射粒子在器件內淀積的能量越多，進而產生的電子空穴對也多，載流子濃度升高，被漏極收集的幾率就增大。隨后電流緩慢下降，一方面是由于LET值大，產生的電子空穴對濃度高，擴散作用強，這主要是由于觸發了雙極放大效應。

4.2 入射位置

集成電路處于空間輻射環境中，輻射源存在于各個方向，高能粒子可能入射到器件的各個位置上。因此很有必要確定高能粒子入射在器件的哪個區域或位置上使得器件最容易翻轉。

圖7 LET值對漏電流的影響

如圖8所示，重離子注入位置從源極道漏極，進行一次其他條件完全相同的仿真，得到了一簇瞬態電流脈沖曲線圖。重離子入射到源極和柵極，對應于圖8中入射位置為1 μm和1.265 μm的曲線，這時的瞬態脈沖電流峰值和脈寬都非常小;而當入射到體-漏結，對應于圖8中入射位置為1.34 μm到1.37 μm的曲線，可見漏極收集的電流達到最大。這是因為漏結耗盡層電場強度大，漂移作用強。由此可見，對于體硅器件，重離子注入到敏感區域比非敏感區域產生瞬態脈沖的峰值和電流持續時間都要大。

圖8 入射位置對漏電流的影響

4.3 電壓偏置

設定Vdd電壓分別為1.2 V、1.8 V、3.3 V、4 V、5 V時混合模擬得到的結果如圖9所示。外接電壓小，電流脈沖峰值小，總的收集電荷也少。而電源電壓越大，收集的電荷越多。單粒子在Si內產生的電荷首先會進行擴散運輸，當到達結區時被收集，更大的反偏電壓會增加耗盡區寬度，形成大的空間電荷及電場，從而在粒子入射時淀積的電荷也會更多，電場作用下電場漂移也會更快，因此單粒子注入產生瞬態脈沖電流也會更大，達到瞬態電流峰值的時間也會更短，此外，在高的反偏電壓下，漏斗效應的時間也會增長，電場輔助下收集的電荷也越多。然而電壓減小并不能提高器件的抗單粒子翻轉的能力，因為如果電壓下降，器件的臨界電荷也會相應變小，從而使得器件更容易翻轉。

圖9 不同外接電壓對漏電流的影響

5 結論

通過對buffer單元的器件/電路混合模式仿真，可以發現，存在著多種因素影響電荷收集，進而影響NMOS管的重離子單粒子瞬態脈沖。在進行電荷收集時，一般會發生電場引起的漂移、電荷漏斗助漂移，濃度梯度引起的擴散和雙極放大效應等現象［8］，其中哪種現象占主導地位則由入射粒子LET值以及器件外接電壓、入射位置等諸多因素共同決定，粒子入射在器件靈敏區上產生的單粒子效應更為嚴重。LET值和外接電壓大，靈敏區內淀積的空穴濃度就高，雙極放大效應所起的作用就大。所以在我們的電路和版圖設計中，就要同時兼顧這些關鍵因素的共同影響，對敏感器件或節點進行抗單粒子能力評估和抗輻照加固設計。

［1］ Buchner S，Baze M.Single-Event Transients in Fast Electronic Circuits［C］//IEEE NSREC Short Course，2001.

［2］ Gadlage M J，Schrimpf R D，Benedetto J M，et al.Single Event Transient PulseWidths in Digital Microcircuits［J］.IEEE Transactions on Nuclear Science，2004，51(6):3285-3290.

［3］ Benedetto J，Eaton P，Avery K，et al.Heavy Ion-Induced Digital Single-EventTransients in Deep Submicron Processes［J］.IEEE Transactions on Nuclear Science，2004，51(6):3480-3485.

［4］ Benedetto J M，Eaton P H，Mavis D G，et al.Digital Single Event TransientTrends with Technology Node Scaling［J］.IEEE Transactions on Nuclear Science，2006，53(6):3462-3465.

［5］ Narasimham B，Ramachandran V，Bhuva B L，et al.On-Chip Characterization of Single-Event Transient Pulsewidths［J］.IEEE Transactions on Device and Materials Reliability，2006，6(4): 542-549.

［6］ 王長河.單粒子效應對衛星空間運行可靠性影響［J］.半導體情報，1998，35(1):1-8.

［7］ 胡剛毅.微電子器件的抗輻射加固和高可靠技術［J］.微電子學，2003，33(3):224-231.

［8］ 陳盤訓.半導體器件和集成電路的輻射效應［M］.北京:國防工業出版社，2005.

鄧玉良(1969- )，男，遼寧人，漢族，深圳市國微電子有限公司高級工程師，博士，哈爾濱工業大學，研究方向為高性能微處理器、存儲器和可編程邏輯器件。

A Research in the Buffer CELL Single Event Effects and Some of Its Influencing Factors

DU Ming，ZOU Li，LI Xiaohui，QIU Henggong，DENG Yuliang*
(Shenzhen State Microelectronics Co.，Ltd，Shenzhen Guangdong 518057，China)

Based on standard 0.13 μm technology mixed-mode simulations of heavy ion is introduced.The Single E-vent Transient(SET)on buffer cells is simulated by using device and circuit mixed mode of heavy ion.By changing the simulation conditions，a series of SET current pulse is obtained.On the analysis of the influence of several important factors，such as the linear energy transfer(LET)，the incidence location and voltage bias on the SET pulse width and magnitude are executed.The results indicate the pull-up compensating MOSFETin practical circuit obviously to lead to a different SET pulse.

buffer;Charge collection;SET;TCAD simulation

10.3969/j.issn.1005－9490.2014.02.004

TN432

A

1005－9490(2014)02－0186－04

2013-07-21修改日期:2013-08-14

EEACC:2550