基于柔性PI基底的氧化物IGZO TFT器件工藝及特性研究

陳龍龍,張建華,李喜峰?,石繼鋒,孫 翔

(上海大學新型顯示技術及應用集成教育部重點實驗室,上海 200072)

基于柔性PI基底的氧化物IGZO TFT器件工藝及特性研究

陳龍龍,張建華,李喜峰?,石繼鋒,孫 翔

(上海大學新型顯示技術及應用集成教育部重點實驗室,上海 200072)

討論了基于柔性PI基底上的底柵型TFT器件工藝,通過工藝優化解決了雙層結構干刻速率不同造成的下切角形狀。本文TFT器件是基于氧化物IGZO為有源層,柵絕緣層采用Si3N4/SiO2雙層結構,采用兩次補償曝光、干刻方式消除干刻引入的下切角形狀,有效解決了薄膜沉積引入的斷線風險。實驗結果表明,經過SEM斷面觀察,干刻后雙層結構taper角度適合TFT器件后續沉膜條件,柔性基底上制作的TFT器件遷移率達到14.8 cm2/(V·s),閾值電壓Vth約0.5 V,亞域值擺幅SS約0.5 V/decade,TFT器件的開關比Ion/Ioff＞106。通過此方法制作出的器件性能良好,滿足LCD、OLED或電子紙的驅動要求。

柔性;薄膜晶體管;銦鎵鋅氧化物;遷移率

1 引 言

隨著AMOLED顯示技術的快速發展, AMOLED顯示技術相較于AMLCD顯示技術,表現出更加優秀的顯示特性,如響應速度更快、更加輕薄、顏色更鮮亮等[1-3]。玻璃基板是最常用于AMOLED及AMLCD顯示屏制造的基板,其具有表面平整度高、透明、材料性能穩定等優點。同時,柔性顯示技術將是未來顯示技術發展的重要方向,但由于玻璃基板硬度較大,不能滿足柔性顯示屏基底可撓曲的要求,因此柔性基底的需求被著重提出。目前柔性顯示研發所使用的基底較多采用塑料、金屬薄膜、超薄玻璃、聚酰亞胺(PI)等材料,可制造出較傳統基底更輕薄、可彎屈的柔性顯示屏[4-6]。同時,為了實現柔性顯示技術,柔性顯示技術的開發希望直接與傳統基于玻璃基板的工藝制程相兼容,直接使用傳統AMOLED顯示技術工藝設備及工藝制程,只需對部分工藝流程進行低溫工藝優化。目前AMOLED顯示技術不斷發展,TFT背板有源層驅動材料技術不斷進步,基于IGZO氧化物半導體的TFT器件因其遷移率高(10 cm2/(V·s))、制備工藝溫度低、受可見光影響小和可以制作成透明器件等優點而備受關注[7-11],所以基于IGZO氧化物TFT技術是AMOLED顯示技術尤其是柔性顯示技術的優選方案之一。在本文中我們將討論基于IGZO氧化物的AMOLED柔性基底顯示屏TFT基板的制造工藝,柔性基底選用PI基底,提出優化的柔性基板上的IGZO氧化物TFT基板制造工藝;并通過優化柵絕緣層工藝以及干法刻蝕工藝,從而制造出良好的TFT器件性能。

圖1 柔性PI基底TFT器件結構示意圖Fig.1 Schematic diagram of the flexible PI substrate TFT device structure

2 樣品制備

本文所提及的柔性基板TFT器件結構示意圖如圖1所示。PI層的厚度為15μm,PI層制備首先利用旋涂機將PI材料旋涂在200 mm×200 mm×0.7 mm的玻璃基板上,然后在220℃下高溫固化60 min,形成帶有PI膜層的柔性基底;利用此方式形成的柔性PI基底上的TFT工藝制程可以兼容現有玻璃基板上TFT工藝制程,在整套TFT工藝制程結束之后,采用激光剝離等方式將PI柔性基底與玻璃基板剝離。本文研究了PI柔性基底上TFT器件性能,PI柔性基底未從玻璃基板上剝離。TFT工藝制程之前,為了保證TFT器件材料的粘附性以及制作好的TFT器件對空氣環境水、氧的隔離效果,我們在PI柔性基底上生長Buffer層來達到上述目的;Buffer層采用雙層結構,利用ULVAC CME-200E型PECVD連續生長厚度分別為150 nm的Si3N4層、厚度為150 nm的SiO2層,薄膜沉積工藝溫度為150℃。接著利用ULVAC SME－200E型磁控濺射機在Buffer層之上濺射厚度為100 nm的鉬金屬、50 nm的ITO復合層作為柵電極層材料,通過光刻等工藝形成柵電極圖形;由于鉬金屬材料與絕緣層在干法刻蝕中的刻蝕選擇比較小(～1∶3),干法刻蝕氣氛會損失鉬電極層金屬甚至于將鉬電極刻蝕殆盡,為了解決干刻對柵電極層金屬的影響,我們用生長ITO膜層作阻擋層的方法來解決如上問題:ITO膜層幾乎不受干刻工藝的影響,后續源漏電極層同樣采用此工藝及膜層結構。接著利用PECVD沉積柵絕緣層并采用雙層結構,分別連續沉積厚度為250 nm的Si3N4層、厚度為50 nm的SiO2層。之后再利用磁控濺射設備在常溫下濺射IGZO膜層,濺射功率設定300 W,Ar與O2流量比值為50∶5 SCCM,膜層厚度為50 nm;為了保護IGZO膜層免受到水、氧以及工藝中酸刻蝕液等的影響,在IGZO膜層濺射之后先用PECVD在150℃下先沉積一層厚度為50 nm的SiO2層作為刻蝕阻擋層ES第一層,通過光刻工藝制作出有源層島結構光刻膠圖形,先通過干刻工藝刻蝕去除掉島結構之外的SiO2層,再用草酸刻蝕IGZO膜層,形成有源層結構。接著利用PECVD沉積一層厚度為150 nm的SiO2層作為刻蝕阻擋層ES第二層,通過干法刻蝕露出有源層,形成下一步源漏電極層的電極接觸孔。接著用磁控濺射設備沉積雙層源漏金屬電極層,生長膜層結構與工藝條件、各膜層厚度都與柵金屬層相同,對其光刻、濕法刻蝕形成源漏電極圖形。下一步再用PECVD沉積一層厚度為200 nm的SiO2膜作為TFT器件的鈍化層,沉膜完成之后進行光刻以及干法刻蝕工藝,制作形成接觸孔圖形。最后一步使用磁控濺射設備沉積一層ITO膜層作為像素電極層。為了使器件性能更加穩定,我們將基板在250℃大氣氛圍下退火2 h,之后對TFT器件性能作測試。

制作完成的柔性基板如圖2所示,文中基板流片曝光工藝利用上海大學與上海微電子裝備有限公司(SMEE)合作研發的AMOLED投影曝光機,曝光視場為44 mm×44 mm,每片柔性PI基底之上通過stepper投影曝光方式可同時制造16片顯示屏,制作完成的像素區域圖形如圖3所示。

圖2 柔性TFT基板流片工藝完成后圖片Fig.2 Flexible substrate of TFT device after the fabricated process

圖3 像素區光學顯微鏡圖形Fig.3 OM picture of the pixels

3 實驗結果與討論

3.1 鈍化層及柵絕緣層干刻工藝討論

圖4 未優化工藝前可見明顯的undercut形Fig.4 Undercut shape formed before process optimized

圖5 優化工藝后形成較好的taper角度Fig.5 Good taper angle formed after optimization of the processs

在鈍化層沉積之后,進行干刻工藝對其刻蝕,一方面通過刻蝕將像素電極上的接觸孔打通,可以使源漏電極金屬與像素電極的ITO層形成電連接;另一方面,在TFT器件測試區域,通過本次干刻工藝之后,將源漏電極金屬測試塊與柵電極金屬測試塊暴露出來,可以對器件性能進行測試。文中所提及的TFT器件柵絕緣層采用雙層結構,即Si3N4/SiO2結構,Si3N4具有較高的介電常數,用作柵絕緣層具有好的絕緣性;但由于IGZO在與Si3N4膜層接觸會劣化TFT器件性能, 而IGZO與SiO2膜層接觸則沒有此問題,因此我們選擇雙層結構膜用作柵絕緣層。但是Si3N4膜層與SiO2膜層的刻蝕選擇比較大,刻蝕速率分別為7.1 nm/s以及1.8 nm/s,通過傳統的一次曝光、干刻之后,通過SEM觀察接觸孔斷面,如圖4所示;從圖中可以看出,由于Si3N4膜層的干法刻蝕速率較快,Si3N4膜層刻蝕完成之后形成明顯的下切角形狀(undercut),ITO電極層沉積之后會出現斷線風險,因此針對此雙層工藝,我們對曝光干刻工藝進行了優化:鈍化層SiO2膜層及柵絕緣層之上的SiO2膜層同時干刻,曝光時在標準曝光劑量(25 mJ/cm2)基礎上增加曝光劑量(100 mJ/ cm2),使接觸孔圖形顯影之后孔徑稍微變大(單邊增加～0.2μm),對此膜層進行干法刻蝕、剝離光刻膠;接著再次曝光,采用正常劑量曝光,接下來對柵絕緣層SiNx膜層進行干法刻蝕,刻蝕完成后即實現了接觸孔的制作,如圖5所示,從圖中可以明顯看出,SiO2膜層與Si3N4膜層之間的taper角度平滑適合ITO膜層的沉積,而不會出現電極層斷線風險。

3.2 TFT器件性能

圖6所示的圖形為TFT器件性能測試用TEG結構,器件W/L＝6μm/10μm,根據飽和區電流方程式(1)所示:

圖7所示為TFT測試器件的I-V轉稱特性曲線,可以推算得到飽和遷移率μn約為14.8 cm2/(V·s),閾值電壓Vth在0.5 V左右,亞域值擺幅SS接近0.5 V/decade,TFT器件的開關比Ion/Ioff＞106。

圖6 TFT測試器件OM圖形Fig.6 OM picture of TFT test structure

圖7 TFT器件性能I-V特性曲線,Vd＝10.1 VFig.7 I-V curves of TFT device,Vd＝10.1 V

4 結 論

本文討論了基于PI柔性基底上的TFT器件制造工藝,采用氧化物IGZO作為TFT器件有源層,通過改進曝光、干刻等工藝,解決了在柵絕緣層雙層結構即Si3N4/SiO2復合層膜的干法刻蝕由于刻蝕速率不同導致的undercut現象,避免了薄膜沉積后斷線風險;同時,通過對此優化的TFT器件結構及工藝,所制備的TFT器件飽和遷移率μn達到14.8 cm2/(V·s),閾值電壓Vth在0.5 V左右,亞域值擺幅SS接近0.5 V/decade,TFT器件的開關比Ion/Ioff＞106,器件性能良好,滿足LCD、OLED或電子紙的驅動要求。

[1] Wu C C,Theiss S D,Gu G,et al.Integration of organic LED′s and Amorphous Si TFT′s onto flexible and lightweight metal foil substrates[J].IEEE ELECTRON DEVICE LETTERS,1997,18(12):609-612.

[2] Zhou L S,Wanga A,Wu S C,et al.All-organic active matrix flexible display[J].Applied Physics Letters,2006, 88(8):083502.

[3] Jeong J K,Jin D U,Shin H S,et al.Flexible full-color AMOLED on ultrathin metal foil[J].Ieee Electron Device Letters,2007,28(5):389-391.

[4] Plichta A,Weber A.Ultra-thin flexible glass substrates[C].Proc.Mater.Res.Soc.Symp.,2003,769:H9.1-H9.10.

[5] Cheng I C,Kattamis A,Wagner S.Stress control for overlay registration in a-Si:H TFTs on flexible organicpolymer-foil substrates[J].J.Soc.Inf.Display,2005,13(7):563-568.

[6] Choi M H,Kim B S,Jang J.High-performance flexible TFT circuits using TIPS pentacene and polymer Blend on Plastic[J].Ieee Electron Device Letters,2012,33(1):1571-1573.

[7] Lim W,Jang J H,Kim S H,et al.High performance indium gallium zinc oxide thin film transistors fabricated on polyethylene terephthalate substrates[J].Applied Physics Letters,2008,93:082102.

[8] Chen C,Abe K,Kumomi H,et al.Density of states of a-InGaZnO from temperature-dependent field-effect studies[J].Ieee Transactions On Electron Devices,2009,56(6):1177-1183.

[9] Hsu H H,Chang C Y,Cheng C H,et al.Fully room-temperature IGZO thin film transistors adopting stacked gate dielectrics on flexible polycarbonate substrate[J].Solid-State Electronics,2013,89:194-197.

[10] Liu C,Wei M,Yang F,et al.Effects of electrode materials on the performances of IGZO-based thin film transistor [J].Chinese Journal of Luminescence,2014,35(11):1365-1369.

[11] Jia T Y,Zhan R Z,Dong C Y.Simulation of the stability of a-IGZO TFT-OLED pixel circuits[J].Chinese Journal of Luminescence,2013,34(9):1240-1244.

Process and properties of oxide IGZO TFT device based on flexible PI substrate

CHEN Long-long,ZHANG Jian-hua,LI Xi-feng?,SHI Ji-feng,SUN Xiang

(Key Laboratory of Advanced Display and System Applications of Ministry of Education, Shanghai University,Shanghai 200072,China)

Bottom-gate structure TFT device technology on flexible PI substrate was discussed in the paper.Undercut shape of the double layer caused by the different dry etching rate was solved by the improvement of technics.The TFT device was based on IGZO as active layer,and Si3N4/SiO2double layer structure was employed as gate insulator,undercut shape introduced thin film deposition break risk was effectively solved using two times of exposure compensation.The experimental results show that,the taper angle of double-layer structure after dry etching which was observed using SEM was suitable for following film deposition of TFT devices.The mobility of TFT on flexible PI substrate reaches 14.8 cm2/(V·s),threshold voltage of Vthis about 0.5 V,subthreshold swing(SS)is about 0.5 V/decade,and ratio of Ion/Ioffis upper 106.TFT device performance by this method is good,and meets the driving requirements of LCD,OLED or electronic paper.

flexible;TFT;IGZO;mobility

TN321.5

A

10.3788/YJYXS20153005.0796

1007-2780(2015)05-0796-05

陳龍龍(1982－),男,山西朔州人,碩士,工程師,主要從事光電顯示新型技術方面的研究。E-mail:llchen＠shu.edu.cn

2014-11-06;

:2015-02-15.

上海市科學技術委員會項目(No.13111102200)

?通信聯系人,E-mail:lixifeng＠shu.edu.cn