低功耗3－5GHz超寬帶低噪聲放大器設計

鄧桂萍

(長沙航空職業技術學院，湖南 長沙 410124)

近年來，隨著 FCC批準超寬帶(Ultra Wide Band，簡稱 UWB)系統中3.1－10.6GHz頻段的商業應用，由于它具有出色的短距離高速特點，UWB技術使用越來越廣泛，比如汽車碰撞檢測系統，穿墻成像系統和室內高速網絡，在無線局域網應用中發揮著越來越重要的作用。UWB系統的頻帶范圍為:3.1－10.6GHz，分為上下兩個邊帶，下邊帶頻率范圍為3.1－5GHz，上邊帶頻率范圍為6－10.6GHz。超寬帶低噪聲放大器(Ultra－Wideband Low Noise Amplifier，簡稱 UWB LNA)作為超寬帶系統的一個重要組成部分，其性能將直接影響整個接收機的性能。為此，要求UWB LNA在若干GHz寬的頻段范圍內提供較好的輸入匹配、合適的增益放大信號、足夠低的噪聲系數、足夠高的線性度、足夠低的功耗以及足夠小的芯片面積［1］。

針對超寬帶系統，設計一款工作頻率為3－5GHz的低功耗的襯底正向偏置的改進型級聯低噪聲放大器。

1 電路設計與分析

設計的工作頻率為3－5GHz低功耗襯底正向偏置的改進型級聯低噪聲放大器電路如圖1所示。

圖1 提出的超寬帶低噪聲放大器結構

1.1 輸入匹配設計

為了實現寬帶輸入匹配，目前主要的匹配方法有共柵結構、濾波器式共源結構、阻性并聯反饋電路結構。然而濾波器式共源結構雖然具有很優越的噪聲性能，可以在很寬的頻帶內實現匹配，而且增益非常平坦，但是需要很多無源元件，占用大量的芯片面積;阻性并聯反饋結構可以使放大器的輸入阻抗和輸出阻抗在相當寬的頻帶范圍內保持恒定，但是很難同時滿足增益和噪聲的要求［2］。因此，選用能不用其他無源元件就很容易實現寬帶輸入匹配且不容易受工藝變化的影響的共柵結構，其小信號等效電路如圖2所示。

圖2 共柵放大器的小信號等效電路

式1中，gm1和Cgs1分別為M1的跨導和柵源電容，當頻率較低時，輸入阻抗Zin=1/gm1，當頻率升高時，Cgs1和Ls將影響輸入匹配性能，通過合適的設置M1的尺寸和偏置電流可以在一定帶寬范圍內實現50Ω的輸入阻抗。

在以往的低噪聲放大電路中，共源共柵級聯結構較常見，但一般出現在窄帶系統，本設計中采用共柵級實現輸入匹配，之后級聯一共柵電路，一方面可以改善米勒效應，另一方面通過引入反饋改善線性度，同時還可適當增大增益。

1.2 中間放大級設計

為了提高輸入匹配，第1級主要考慮的是匹配的問題，因而犧牲了部分增益，所以中間級聯了放大級。電路結構如圖3所示，采用的是典型的共源放大電路［3］。

圖3 中間放大級電路

圖4 輸出級電路

1.3 輸出匹配設計

前面兩級的增益系數已經足夠大，因此，最后一級需要具有良好的輸出匹配，輸出匹配電路如圖4所示，輸出匹配可由 S參數來表征［4］。Γout=如忽略寄生效應的影響，Ζout=1/Gm4，調整 M4的尺寸，使 S22符合要求。

1.4 低功耗技術分析

通常情況下，工作在模擬和射頻狀態的NMOS管其體端接地平面或源端。此時其閾值電壓可以表示為:

式2中，Vth0是體源為0時的閾值電壓，φf是費米能級，γ是體閾值參數，Vbs是體源電壓。由上式可知，NMOS的閾值電壓和 Vbs關系密切，當 Vbs大于零時，第二項為負值，此時 Vth比 Vth0小，即當NMOS管體端電壓比源端電壓高的時候，其閾值電壓比標準情況下閾值電壓小［5］。

對于常規的 NMOS而言，通常其體端和整個襯底相連接，由于需要將各個 NMOS連接在一起使用，此時通常情況下其源端和體端是相互連接成地。而深N阱工藝的 NMOS外圍則被 N阱所環繞，如圖5所示。由于該N阱能夠有效地將其內部的P阱和外面的 P襯底相隔離，因此內部的 P阱可以設置成自己獨立的電位，通過改變B端的偏置電壓可以改變MOS管的閾值電壓，這種技術稱之為襯底正向偏置技術。當體端外接正電壓，而源端接低電平或地時，體端和源端之間的電壓形成了正電勢，因此閾值電壓要比Vth0低。

圖5 深N阱工藝NMOS結構

2 實驗結果

根據圖1所示電路原理結構，采用 TSMC0.18umCMOS工藝，使用ADS軟件對該LNA進行模擬與分析優化。選擇合適的管子尺寸，M1為81.6um，M2為80um，M3為81um，M4為76um，M5為41um，再合理選擇電感、電容和電阻的參數值，在0.6V的電源電壓作用下，提出的LNA詳細模擬結果表1所示。圖6(a)～(d)給出了噪聲系數NF，輸入反射系數S11，反向傳輸系數 S12及增益S21隨頻率變化的趨勢的仿真結果。

表1 CMOS低噪聲放大器詳細模擬結果

圖6 仿真結果

3 結論

在改進級聯共柵結構和引入反饋的基礎上，提出了一個采用襯底正向偏置技術降低功耗的工作于3－5GHz的CMOS超寬帶低噪聲放大器。采用TSMC0.18umCMOS工藝使用ADS軟件進行仿真，結果表明，該低噪聲放大器結構具有良好的性能:在電源電壓0.6V情況下，最大增益S21為23dB，輸入反射系數S11為－10dB，反向隔離性能S12小于－55dB，噪聲系數 NF 為2.2－3.3dB，三階交截點IIP3為－2.2dBm，功耗為3mW。

［1］鄧桂萍，王春華.超寬帶低噪聲放大器線性化技術綜述［J］.微電子學，2014，(1).

［2］Rastegar H.，S.Saryazdi＆ A.Hakimi.A low power and high linearity UWB low noise amplifier(LNA)for 3.1－ 10.6 GHz wireless applications in 0.13μm CMOS process［J］.Microelectronics Journal，2013，(3).

［3］Hsun M.T.，Y.C.Chang＆ Y.Z.Huang.Design of low power UWB LNA based on common source topology with current－ reused technique［J］.Microelectronics Journal，2013，(12).

［4］Feng C.，X.P.Yu＆ Z.H.Lu，et al.3–10 GHz self－biased resistive－feedback LNA with inductive source degeneration［J］.Electronics Letters，2013，(6).

［5］Wang W.＆ C.H.Wang.Capacitor Cross－Coupled Fullydifferential CMOS Folded Cascode LNAs with Ultra Low Power Consumption［J］.Wireless Personal Communications，2014，(1).