數(shù)字化多通道射頻鑒相器設(shè)計與實現(xiàn)

吳 拓，曾繁榮，溫佳隆，鄭文波

（華航無線電測量研究所，北京100013）

數(shù)字化多通道射頻鑒相器設(shè)計與實現(xiàn)

吳 拓，曾繁榮，溫佳隆，鄭文波

（華航無線電測量研究所，北京100013）

多通道微波射頻鑒相器是被動導引頭及無源定位裝置普遍使用的一種鑒相裝置，在整個系統(tǒng)里起著決定性的重要作用。基于高速采樣芯片及數(shù)字信道化接收技術(shù)，設(shè)計實現(xiàn)了一種工作穩(wěn)定可靠、相對成本較為低廉的數(shù)字化多通道射頻鑒相器。

數(shù)字化；微波鑒相；FPGA

0 引言

傳統(tǒng)的多通道微波鑒相器由高中頻前端以及中頻鑒相電路、數(shù)字信號采樣處理電路等部分組成，其優(yōu)點是技術(shù)難度低、較為成熟，數(shù)字信號處理部分設(shè)計較為容易，對數(shù)字系統(tǒng)要求較低。其不足也很明顯：需要昂貴的高中頻前端，目前微波、模擬電路及組件的價格一般占到整個偵查導引設(shè)備成本的一半或者更多；系統(tǒng)構(gòu)成環(huán)節(jié)多、結(jié)構(gòu)復雜、并且通道間幅相校正極為困難；可移植性、通用性、靈活性很差。

針對上述傳統(tǒng)設(shè)備的弊端，本文基于高速采樣芯片及數(shù)字信道化接收技術(shù)設(shè)計實現(xiàn)了一種工作穩(wěn)定可靠、相對成本較為低廉的數(shù)字化多通道射頻鑒相器，并已在實際中得到了應(yīng)用。

1 基本原理

1.1 鑒相器應(yīng)用背景

鑒相器主要應(yīng)用于相位干涉儀測向系統(tǒng)。干涉儀具有設(shè)備簡單、測角精度高的優(yōu)點，在無源定位等方面具有重要的應(yīng)用價值。如圖1所示，以θ角度入射的電磁波對應(yīng)的相位差為Δφ＝2π／λL sinθ。如果能夠以便捷、可靠的手段求取相位差，即可計算出電磁波入射角度θ。

圖1 相位干涉儀原理示意圖

1.2 信道化接收機原理簡述

寬頻帶信道化接收機基本結(jié)構(gòu)為低通濾波器組結(jié)構(gòu)，即將完整頻譜內(nèi)各個頻帶的信號分多路變換到基帶，然后共用一個預先設(shè)計好的低通濾波器進行濾波，可以恢復出各個信道的基帶信號。

低通濾波器組結(jié)構(gòu)當信道數(shù)較多時，低通濾波器的通帶截止特性要求非常陡峭，階數(shù)會很高，根本不適合硬件實現(xiàn)。

由軟件無線電中常用的多相濾波結(jié)構(gòu)可以很容易地對低通濾波器組結(jié)構(gòu)的數(shù)字接收機進行改造，使之適用于實際電路。這就是實用性信道化接收機的基本原理。

2 硬件電路設(shè)計

2.1 電路基本構(gòu)成

鑒相器電路主要構(gòu)成部分是高速采樣AD芯片、高性能FPGA和數(shù)字信號處理器。

由于饋入的射頻信號頻率較高，例如中心頻率為2．5 GHz的寬頻帶信號，在進入數(shù)字鑒相器之后需要立即進行數(shù)字化處理，結(jié)合數(shù)字信道化接收機理論，電路采用2 GSPS帶通采樣，AD芯片選用帶有AutoSync鎖相同步功能的ADC10D1000。該AD芯片的特點是：解析位數(shù)為10位；轉(zhuǎn)換速率為單路2GSPS采樣；有效位數(shù)為9．1位（典型值）；無雜散動態(tài)范圍為70 dBc；功耗為雙采樣通道同時工作2．77 W；具有AutoSync自動同步功能；帶寬為2．8 GHz。

該型號AD芯片的Full Power Bandwidth為2．8 GHz，可以滿足對2．5 GHz中心頻率、600 MHz帶寬的射頻信號的接收處理需求。

電機以及傳動系統(tǒng)的設(shè)計要求保證下料裝置運轉(zhuǎn)平穩(wěn)和運動傳遞準確，常用的傳動方式有鏈傳動和同步帶傳動等方法。鏈傳動方式傳動效率高，軸間距離適應(yīng)范圍大，沒有彈性滑動和打滑，能保持準確的傳動比；但是傳動精度較低，瞬時鏈速和瞬時傳動比不是常數(shù)，傳動平穩(wěn)性較差，工作中有一定的沖擊和噪聲，若裝配不好，容易掉鏈。同步帶傳動精度高、效率高，相比鏈傳動成本有所增加。為保證傳動系統(tǒng)的平穩(wěn)性和精度，改善設(shè)備性能，本設(shè)計采用同步帶傳動方法。

射頻信號轉(zhuǎn)換成數(shù)字信號后，數(shù)據(jù)碼流速率非常高，每片AD芯片具有4路DDR輸出，每路的數(shù)據(jù)率達到了500 MSPS。唯有基于多相濾波器組的數(shù)字信道化接收機可以并行將4路共2GSPS數(shù)據(jù)率的數(shù)字信號轉(zhuǎn)換成基帶信號，并將數(shù)據(jù)率降低至FPGA可處理的范圍。FPGA型號選用Xilinx公司的Virtex6系列，高速差分管腳較多，并且邏輯資源非常豐富，適合實現(xiàn)多路結(jié)構(gòu)復雜的信道化接收機。

圖2 數(shù)字化射頻鑒相器硬件基本構(gòu)成圖

圖3 數(shù)字化射頻鑒相器硬件基本構(gòu)成圖

帶通采樣后，信號頻譜“折疊”至第一奈奎斯特區(qū)間，此時通過多相濾波器組對采樣之后的信號進行低通濾波，以實現(xiàn)抗頻譜混疊的目的。

電路采用GTX高速鏈路將計算結(jié)果傳至下一級電路進行信號分選處理。硬件基本構(gòu)成如圖2所示。

2.2 電路工作原理及難點

鑒相器電路將饋入的射頻信號通過模數(shù)轉(zhuǎn)換為高速數(shù)字信號，AD芯片所需的采樣時鐘為1 GHz，由LMX2531系列PLL+VCO集成芯片產(chǎn)生。

高速采樣數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換和重組后，送入多相濾波器組形式的信道化接收機進行處理，信道化接收機輸出各路信號的頻率、相對應(yīng)的相位、幅度等信息。

將各通道計算結(jié)果同頻率信號的相位對應(yīng)相減結(jié)果及幅度、頻率等信息一并計算，通過高速GTX鏈路傳輸給下一級處理板，進行信號分選等處理。以上計算及傳輸均在FPGA片內(nèi)完成，信道化接收機的優(yōu)勢在于可將寬頻帶內(nèi)的多個同時到達信號的幅度、相位差全部計算出來，處理批次和效率都要優(yōu)化很多。圖3為FPGA內(nèi)部程序結(jié)構(gòu)框圖。

電路設(shè)計調(diào)試的難點在于高速AD的同步、程序配置、數(shù)據(jù)的接收、信道化接收機調(diào)試等。多通道高速AD的同步對于多路射頻鑒相非常重要，直接關(guān)系到鑒相系統(tǒng)的測量誤差和性能。AD10D1000在芯片級就實現(xiàn)了多片（多通道）的精確同步采樣，基于PLL的同步采樣時鐘控制使得硬件工程師的數(shù)據(jù)同步工作難度大大降低，并且沒有高低溫環(huán)境下同步調(diào)整時序錯亂的顧慮，具備較好的環(huán)境適應(yīng)性和穩(wěn)定性特點。

圖4為高速AD自動同步采樣功能示意圖。其中有一片是主芯片，帶有2個參考時鐘RCout輸出，可以以二進制樹的形式接入很多從芯片，從芯片依據(jù)RCLK輸入進行采樣時鐘的動態(tài)調(diào)整，從而保證精準的片間同步。

需要說明的是，Xilinx公司Virtex6系列FPGA在接收類似這種高速AD輸出的DDR（AD隨路時鐘雙沿均有數(shù)據(jù)）數(shù)據(jù)時，必須使用BUFIO時鐘針對IOcolumn數(shù)據(jù)進行鎖存，才能達到較好的效果，這對電路設(shè)計及FPGA編程人員也構(gòu)成了較大的挑戰(zhàn)，必須十分熟悉芯片內(nèi)部的結(jié)構(gòu)，從而在管腳分配和代碼編寫上有所講究。

2.3 瞬時工作帶寬及動態(tài)范圍

該射頻鑒相器的瞬時工作帶寬為600MHz，這個帶寬與微波前端、AD芯片的采樣率、全功率帶寬均有關(guān)聯(lián)，是一個系統(tǒng)設(shè)定參數(shù)。鑒相器的瞬時工作帶寬B不大于微波前端的頻帶寬度Bw，同時B＜fs／2，fm＜FPBW，這里fs為AD芯片采樣率，fm為輸入信號的最大頻率，F(xiàn)PBW為AD芯片的全功率帶寬。

該射頻鑒相器的動態(tài)范圍主要由AD芯片的全頻帶有效位數(shù)決定，主要難點在于小信號的接收處理，因為AD芯片的有效位數(shù)是一定的，10位解析度的高速AD芯片，其在全工作頻段上的平均有效位實測為6位左右，即單板動態(tài)范圍在36dB的水平。有的頻率下有效位數(shù)較高，達到7位多，但并不能作為整個鑒相器產(chǎn)品的系統(tǒng)參數(shù)。

GHz級別高速采樣AD普遍有效位數(shù)不高，導致單板動態(tài)范圍受限、小信號檢測能力受到影響，為彌補此缺陷，往往通過系統(tǒng)設(shè)計的方式來解決，在微波前端內(nèi)加入帶有帶通濾波的低噪聲放大器，將微弱信號的功率及信噪比調(diào)整到信道化射頻鑒相器可以接受的范圍，以此來達到整機的技術(shù)指標要求。

2.4 多通道射頻鑒相器工程實用性和優(yōu)點簡述

該射頻鑒相器依靠GHz級別高速采樣芯片、大規(guī)模可編程器件、軟件無線電的方式進行設(shè)計，參數(shù)設(shè)定靈活、便捷，開發(fā)周期短。其采樣率、中心頻率、工作帶寬等均可通過更改FPGA軟件來確定。在被動偵收、測向裝置等產(chǎn)品上具有較廣闊的使用前景。并且由于普遍采用了工業(yè)級數(shù)字器件，處理過程在FPGA及DSP中完成，其在環(huán)境適應(yīng)性、相位穩(wěn)定性上較傳統(tǒng)產(chǎn)品具有較大的優(yōu)勢。

目前常見的高速數(shù)字鑒相器一般采用微波前端+高中頻前端+中速AD數(shù)字鑒相的方式設(shè)計，微波前端+高中頻前端這一級的成本往往占到整機成本的40%～60%，且采用超外差式接收，送給數(shù)字信號處理器的信號頻率往往需要降至幾十MHz，其響應(yīng)速度、可同時處理的頻帶寬受限。

多通道射頻鑒相器直接在高中頻環(huán)節(jié)對射頻信號進行采樣，將高中頻前端這一環(huán)節(jié)省略，不僅大大降低成本，其瞬時帶寬、處理目標的數(shù)量也比超外差式高速數(shù)字鑒相器大得多。

圖4 高速AD自動同步采樣功能示意圖

3 結(jié)束語

本文所述的數(shù)字化多通道射頻鑒相器已應(yīng)用于型號產(chǎn)品，減小了產(chǎn)品體積和功耗、降低了產(chǎn)品成本、縮短了研發(fā)周期，并取得了較好的效果。未來隨著AD器件技術(shù)水平的提升以及SOC技術(shù)的進步和普及，將有可能將多通道射頻鑒相器制作成SOC產(chǎn)品，具備較高的采樣頻率、較好的動態(tài)參數(shù)、極佳的通道一致性以及小體積、低功耗等優(yōu)勢。■

［1］ Daniel RZ，David LS，Timothy WF．A hardware-efficient，multirate，digital channelized receiver architecture［J］．IEEE Trans．on Aerospace and Electronic Systems，1998，34（1）．

［2］ 吳拓．偵察接收一體式寬帶數(shù)字接收機設(shè)計［J］．航天電子對抗，2009（6）：43－46．

［3］ 楊小牛，樓才義，徐建良．軟件無線電原理及應(yīng)用［M］．北京：電子工業(yè)出版社，2001．

The design and realization of digital multi-channel phase detector

Wu Tuo，Zeng Fanrong，Wen Jialong，Zheng Wenbo
（Huahang Institute of Radio Measurement，Beijing 100013，China）

The multi-channel microwave phase detector is widely used in passive ladar guider and passive seeker，which plays an important role in the whole system．A digital multi-channel microwave phase-detector is designed and realized based on high-speed AD and digital channelized receiver theory，which is more reliable and cheaper．

digital；micro wave phase detector；field-programmable gate array

TN97

A

2015－03－16；2015－05－15修回。

吳拓（1982－），男，高工，碩士，主要研究方向為高速電路及數(shù)字接收機。