電子組裝過程中的可制造性設(shè)計

鮮 飛，劉江濤，周岐荒，胡少云，楊 巍

(武漢華中數(shù)控股份有限公司，湖北武漢430223)

對電子產(chǎn)品而言，一是高效率、低成本的制造性，即電子產(chǎn)品的可制造性問題；二是電子產(chǎn)品的質(zhì)量與可靠性問題，可制造性問題是制造廠家關(guān)注的重點(diǎn)，而電子產(chǎn)品的質(zhì)量與可靠性問題則是客戶評價產(chǎn)品的主要標(biāo)準(zhǔn)。在電子產(chǎn)品競爭越來越激烈的今天，越來越多的公司開始關(guān)注電子產(chǎn)品的可靠性問題，因?yàn)樘岣弋a(chǎn)品的質(zhì)量與可靠性也就是提高客戶的滿意度、增加產(chǎn)品的競爭力。而對產(chǎn)品可靠性影響最大的就是電子產(chǎn)品的可制造性設(shè)計（Design For Manufacture，簡稱DFM）。DFM 是面向并行工程的一種設(shè)計方法，即產(chǎn)品設(shè)計與工藝設(shè)計并行進(jìn)行的一種設(shè)計方法。隨著工業(yè)生產(chǎn)的發(fā)展，設(shè)備和產(chǎn)品的功能與結(jié)構(gòu)日趨復(fù)雜，產(chǎn)品設(shè)計在整個生命周期內(nèi)占有越來越重要的位置，DFM 是在設(shè)計階段盡早考慮與制造有關(guān)的約束，全面評價產(chǎn)品設(shè)計和工藝設(shè)計，并提供改進(jìn)的反饋信息，及時改進(jìn)設(shè)計，保證產(chǎn)品設(shè)計、工藝設(shè)計、制造一次成功，以達(dá)到降低產(chǎn)品成本，提高產(chǎn)品質(zhì)量，縮短產(chǎn)品開發(fā)周期的目的。因此開發(fā)產(chǎn)品DFM 方面的研究具有重要的意義。本文將就電子產(chǎn)品組裝過程中需考慮的可制造性設(shè)計因素進(jìn)行闡述，希望能對相關(guān)工程設(shè)計人員有所幫助。

1 生產(chǎn)工藝路線中各工序的可制造性設(shè)計考慮

在電子產(chǎn)品組裝過程中，要保證產(chǎn)品生產(chǎn)質(zhì)量從始至終無缺陷是很困難的，這是由于工序眾多，無法保證每個工序不出現(xiàn)些許差錯，但可以通過措施將缺陷控制在一個可以接受的范圍內(nèi)，這除了現(xiàn)場工藝控制外，設(shè)計因素也非常關(guān)鍵。一個典型的電子組裝過程包括：焊膏印刷、貼片、回流焊、波峰焊、測試等，下面逐一對這些工序要考慮的設(shè)計因素進(jìn)行介紹：

1.1 焊膏印刷

焊膏印刷是SMT 工藝中的第一道工序，通過使用印刷機(jī)將焊膏從網(wǎng)板開孔中漏印到PCB 焊盤上。據(jù)統(tǒng)計60%～70%焊接缺陷是由焊膏印刷不良造成的。要實(shí)現(xiàn)高品質(zhì)焊膏印刷除了要考慮焊膏選擇、焊膏印刷參數(shù)外，對PCB 板設(shè)計加工也提出了具體要求，在PCB 設(shè)計時要考慮以下因素：

（1）焊盤設(shè)計加工的考慮。焊盤表面平整，且加工為正公差。這主要是為了實(shí)現(xiàn)良好的焊錫平整漏印在焊盤上，并且避免焊膏印刷到焊盤之外形成錫珠或者連焊；

（2）PCB 板加工考慮。要注意板面清潔和平整，PCB 板對角線兩點(diǎn)翹曲不超過5‰；

（3）綠油設(shè)計考慮。綠油不高于SMT 焊盤，并且不涂敷到焊盤之上，見圖1。

圖1 綠油不高于SMT 焊盤

1.2 貼片

貼片工藝技術(shù)是SMT 產(chǎn)品組裝生產(chǎn)中的關(guān)鍵工序。SMC/SMD（表面貼裝元器件）貼裝一般采用貼片機(jī)自動進(jìn)行。貼片機(jī)是SMT 產(chǎn)品組裝生產(chǎn)線中的核心設(shè)備，也是SMT 的關(guān)鍵設(shè)備，決定著SMT 產(chǎn)品組裝的自動化程度。貼片的主要動作包括基板定位、元件拾取、元件定位、元件貼片等，要實(shí)現(xiàn)高品質(zhì)的貼片質(zhì)量和貼片效率，對PCB 板設(shè)計也提出了具體要求：

（1）夾持邊。上下各3 或5 mm，其中無元件、焊盤、電路等。

（2）基準(zhǔn)。基準(zhǔn)設(shè)計對于高精度貼片十分關(guān)鍵，至少有2 個基準(zhǔn)，位于PCB 對角線上，距離越遠(yuǎn)越好，推薦設(shè)計3 個基準(zhǔn)，可處理PCB X 或Y方向形變造成的偏差。基準(zhǔn)設(shè)計一般使用1 或1.5 mm 實(shí)心圓焊盤等標(biāo)準(zhǔn)圖形，為便于識別，在標(biāo)記周圍應(yīng)該有一塊沒有其它電路特征或標(biāo)記的空曠區(qū)（至少2 倍于焊盤直徑，圖2是我司基準(zhǔn)設(shè)計要求），基準(zhǔn)焊盤表面平整，在基準(zhǔn)點(diǎn)的下方（基板背后或內(nèi)層）設(shè)置背景銅箔增大反差便于貼片機(jī)識別，如圖3所示。

（3）基板平整。PCB 對角線兩點(diǎn)翹曲不超過5‰。

（4）不同高度元件避免設(shè)計過近，以防止吸嘴下降時碰撞到大尺寸元件造成飛件，見圖4所示。

（5）相似元件盡量以同樣方向相鄰布局在一起（見圖5），這可以讓貼片機(jī)吸嘴在放置元件時移動距離最短，并且不用調(diào)整貼裝角度，最大程度提高貼片效率。

圖2 我司基準(zhǔn)設(shè)計要求

圖3 背景銅箔增大反差

1.3 回流焊

回流焊是指已貼裝好的PCBA 通過再流焊爐完成群焊的工藝過程，回流焊是SMT 工藝的重要過程，其對設(shè)計提出以下要求：

圖4 貼片干涉

圖5 相似貼片元件布局

（1）焊盤尺寸設(shè)計。一般貼片元件在長度方向上焊盤兩側(cè)都應(yīng)略大于元件焊端或引線的尺寸（見圖6），以保證焊點(diǎn)有一定的機(jī)械強(qiáng)度，并易于用目測方法檢驗(yàn)焊點(diǎn)質(zhì)量。在寬度方向上對于貼片電阻這樣焊端只有1 面或者3 面的元件焊盤推薦與元件焊端寬度一致，最大不超過元件焊端寬度的1.1倍，而對于電容這樣焊端有5 面的元件焊盤寬度可略大于焊端寬度，但也不超過焊端寬度的1.1倍，以保證在焊端側(cè)面也形成焊縫（filllet），增強(qiáng)焊點(diǎn)連接機(jī)械強(qiáng)度。

圖6 焊盤在長度方向兩側(cè)都應(yīng)略大于焊端或引線尺寸

（2）元器件分布應(yīng)盡可能均勻，大質(zhì)量器件再流焊時熱容量較大，因此布局上過于集中容易造成局部溫度低而導(dǎo)致假焊。

（3）針對雙面貼片PCB，焊接面不要分布大質(zhì)量、大尺寸元件，避免二次回流時掉件。

（4）PCB 內(nèi)層均勻覆銅，避免回流翹曲。

（5）避免在表面安裝焊盤以內(nèi)，或在距表面安裝焊盤0.4 mm 以內(nèi)設(shè)置導(dǎo)通孔，以防止回流時焊錫從孔中流走造成焊錫少。如無法避免，須用阻焊劑將焊料流失通道阻斷。正確設(shè)計導(dǎo)通孔和焊盤之間應(yīng)有一段涂有阻焊膜的細(xì)線相連，細(xì)線的長度應(yīng)大于0.4 mm，寬度小于0.4 mm，見圖7。

圖7 表面安裝焊盤導(dǎo)通孔設(shè)計

（6）焊盤的圓角處理。對焊盤作這種特殊處理，可提高焊膏的印刷和潤濕能力，見圖8。

圖8 焊盤的圓角處理

1.4 波峰焊

波峰焊是將熔化的焊料，經(jīng)電動泵或電磁泵噴流成設(shè)計要求的焊料波峰，使預(yù)先裝有電子元器件的PCB 板通過焊料波峰，實(shí)現(xiàn)元器件焊端或引腳與線路板焊盤之間機(jī)械與電氣連接的軟釬焊。波峰焊是一種傳統(tǒng)焊接工藝，已經(jīng)存在幾十年。在波峰焊中需要考慮的設(shè)計因素有：

（1）過孔大小。IPC-610E 標(biāo)準(zhǔn)要求焊錫在通孔中至少爬升75%以上是可靠的，推薦100%，見圖9。焊錫在通孔內(nèi)的爬升就是浸潤液體在細(xì)管內(nèi)爬升的毛細(xì)現(xiàn)象。為達(dá)到這個爬升標(biāo)準(zhǔn)，通孔大小的合理設(shè)計非常關(guān)鍵，過大或過小都無法爬升，推薦插件焊盤通孔比元件引線寬0.2～0.4 mm 最有利于焊錫的爬升。

圖9 通孔元件引腳焊錫爬升高度

（2）對于具有較高引腳數(shù)的器件如接線座或扁平電纜，應(yīng)使用橢圓形焊盤而不是圓形以防止波峰焊時出現(xiàn)錫橋，也有利于焊錫的潤濕，見圖10。

圖10 橢圓形焊盤設(shè)計有利于減少錫橋

（3）相似的元件在板面上應(yīng)以相同的方式排放。這樣一旦出現(xiàn)極性錯誤可以很容易被發(fā)現(xiàn)。

（4）機(jī)械安裝孔設(shè)計。如果沒有接地的考慮，內(nèi)孔應(yīng)采用非金屬化設(shè)計，避免過波峰焊時被焊錫堵住。

1.5 紅膠工藝

紅膠工藝是針對焊接面同時有簡單貼片元件和插件元件焊點(diǎn)的一種混裝焊接工藝技術(shù)，首先利用紅膠先粘住貼片元件，過回流焊固化，然后翻面插入插件元件過波峰焊。針對紅膠工藝需要考慮的設(shè)計因素有：

（1）元件布局。波峰焊只能焊接0603 及以上尺寸的片式阻容﹑SOT﹑SOIC（引腳間距≥1 mm且高度小于2.0 mm）。分布在焊接面的元器件，引腳的方向宜垂直于波峰焊接時PCB 的傳送方向，以保證元器件兩邊的焊端或引線同時被浸焊，如圖11。當(dāng)采用波峰焊接SOIC 等多腳元件時，應(yīng)于錫流方向最后兩個（每邊各1）焊腳處設(shè)置竊錫焊盤，防止連焊；

圖11 焊接面推薦貼片元件布局

（2）遮蔽效應(yīng)。遮蔽效應(yīng)（也稱焊接陰影）就是波峰焊接時由于較高的元件或物體阻擋錫波無法接觸到焊盤形成虛焊，如圖12。

圖12 遮蔽效應(yīng)造成虛焊

要避免遮蔽效應(yīng)，焊接工藝可以采用雙波峰，可有效解決遮蔽效應(yīng)造成的虛焊，同時在PCBA設(shè)計時注意以下幾點(diǎn)：

·合適的焊盤尺寸。比回流焊盤長，以便錫波接觸到被遮擋的焊盤，見圖13；

圖13 延長的焊盤可避免遮蔽效應(yīng)

·合適的元件間距。相鄰元件間的間距應(yīng)滿足波峰焊接的要求以避免遮蔽效應(yīng)，要求大于器件高度；

·元件分布。焊接面不能分布太高的貼片元件（高度小于2.0 mm），避免波峰焊時對臨近元件造成遮蔽。

1.6 屏蔽波峰焊

屏蔽波峰焊也是針對焊接面同時有貼片元件和插件元件焊點(diǎn)的一種混裝焊接工藝技術(shù)，通過使用屏蔽模具遮蔽貼片元件來實(shí)現(xiàn)對PCB 板焊接面插裝引線的波峰焊接。與采用紅膠工藝時焊接面只能分布簡單貼片元件不同，屏蔽波峰焊可應(yīng)對焊接面分布有復(fù)雜貼片元件的板卡。采用屏蔽波峰焊時同樣對設(shè)計提出了具體要求：

（1）焊接面貼片元件與插件焊點(diǎn)相距至少在2 mm 以上，以避免產(chǎn)生遮蔽效應(yīng)；

（2）焊接面貼片元件高度不超過10 mm，以避免較深的開孔造成遮蔽效應(yīng)，見圖14。

1.7 板卡測試

圖14 較深和較小的開孔容易造成遮蔽效應(yīng)

在板卡完成組裝后需要對單板進(jìn)行測試，目前針對板卡測試主要有ICT 測試和功能測試，一般都是通過測試探針接觸PCBA 測試點(diǎn)采集測試數(shù)據(jù)，針對測試的考慮主要是測試點(diǎn)的設(shè)計，包括以下幾點(diǎn)：

（1）針對ICT 測試點(diǎn)布局設(shè)計，要求將元件面的SMC/SMD 測試點(diǎn)通過過孔引到焊接面，過孔直徑應(yīng)大于1 mm。這樣可使在線測試采用單面針床來進(jìn)行測試，從而降低了在線測試成本。針對維修測試點(diǎn)布局設(shè)計，可設(shè)置在元件面；

（2）測試點(diǎn)的測試盤直徑為≥準(zhǔn)0.5 mm（20 mil），推薦設(shè)計 準(zhǔn)1.0 mm(40 mil)；

（3）一般測試點(diǎn)在6.45 cm2（1 平方英寸）內(nèi)最多設(shè)計30 個；

（4）通過延伸線在元器件引線附近設(shè)置測試焊盤或利用過孔焊盤測試節(jié)點(diǎn)，如圖15，測試節(jié)點(diǎn)嚴(yán)禁選在元器件的焊點(diǎn)上，這種測試可能使虛焊節(jié)點(diǎn)在探針壓力作用下擠壓到理想位置，從而使虛焊故障被掩蓋，發(fā)生所謂的“故障遮蔽效應(yīng)”。由于探針因定位誤差引起的偏晃，可能使探針直接作用于元器件的端點(diǎn)或引腳上而造成元器件損壞。

圖15 推薦測試點(diǎn)設(shè)計

2 結(jié)束語

以上是一些電子組裝過程中應(yīng)考慮的設(shè)計要點(diǎn)，在面向電子組裝的PCBA 可制造性設(shè)計中，還有相當(dāng)多的細(xì)節(jié)要求，比如合理的安排與結(jié)構(gòu)件的配合空間﹑合理的分布絲印的圖形和文字﹑散熱設(shè)計、EMC 設(shè)計、恰當(dāng)分布較重或發(fā)熱較大的器件位置﹑應(yīng)力較大處元件布局、考慮在使用拉鉚﹑壓鉚工藝安裝聯(lián)接器等器件時，工模具與附近所分布元件的干涉等等，這都是在設(shè)計階段所應(yīng)考慮的問題。電子產(chǎn)品的DFM 設(shè)計在產(chǎn)品開發(fā)設(shè)計過程中雖不是最關(guān)鍵部分，但它對產(chǎn)品生產(chǎn)質(zhì)量、生產(chǎn)效率等起著至關(guān)重要的作用。若設(shè)計不當(dāng)，生產(chǎn)將根本無法實(shí)施或效率很低，產(chǎn)品質(zhì)量和可靠性也受到嚴(yán)重影響。因此希望設(shè)計者務(wù)必注意本文所提出的幾個要求，使得所設(shè)計的電子產(chǎn)品達(dá)到性能最佳、質(zhì)量最優(yōu)。

[1]吳懿平，鮮飛.電子組裝技術(shù)[M].武漢：華中科技大學(xué)出版社，2006.

[2]張文典.實(shí)用表面組裝技術(shù)（第二版）[M].北京：電子工業(yè)出版社，2006.

[3]鮮飛.表面安裝PCB 設(shè)計工藝[J].電子與封裝，2004(1)：28-33.

[4]鮮飛.通孔插裝PCB 的可制造性設(shè)計[J].印制電路信息，2005(4)：24-25.

[5]鮮飛.表面貼裝PCB 的可制造性設(shè)計[J].印制電路信息，2005(4)：26-29.

[6]陳理，曹坤林.SMT 印制板設(shè)計質(zhì)量的審核[J].電子工藝技術(shù)，2001，21(1)：20-23.

[7]張文杰.DFM：優(yōu)化整合整個電子制造過程中的有效方法[J].新電子工藝，2007(6)：8-18.

[8]陳正浩.電路的可制造性設(shè)計[J].新電子工藝，2007(6)：20-24.