各膜層對光刻膠灰化的影響

白金超，張光明，郭總杰，鄭云友，袁劍峰，邵喜斌

各膜層對光刻膠灰化的影響

白金超%，張光明，郭總杰，鄭云友，袁劍峰，邵喜斌

(北京京東方顯示技術有限公司，北京100176)

研究各膜層對灰化速率的影響，增強對灰化工藝的了解，為四次光刻工藝改善提供參考。采用探針臺階儀測量在相同灰化條件下不同膜層樣品的灰化速率和有源層損失量，對結果進行機理分析和討論。實驗結果表明:有源層會降低灰化速率，源/漏金屬層可以增大灰化速率，柵極金屬層對灰化速率無影響。對于正常膜層結構的陣列基板，源/漏層圖形密度越大，灰化速率越小，圖形密度每增大1%，灰化速率下降14 nm/min。有源層和源/漏金屬層對灰化等離子體產生影響，從而影響灰化速率。

薄膜晶體管陣列工藝;四次光刻;光刻膠;灰化

1 引言

薄膜晶體管陣列工藝不斷進步，由原來的7次光刻工藝逐步發展到4次光刻工藝、3次光刻工藝［1-4］。減少掩模次數能減少工藝流程和設備，相同的投資能取得更大的效益，同時考慮工藝技術成熟度，四次光刻工藝被越來越多的面板公司所采用，逐漸成為主要的陣列基板制造工藝［5-6］。在四次光刻工藝過程中，光刻膠的灰化對形成薄膜晶體管溝道和形貌起著關鍵性的作用［7-9］，所以研究光刻膠的灰化工藝尤為重要。

同時，隨著薄膜晶體管液晶顯示器高世代線的發展，玻璃基板的尺寸也越來越大。為了適應這種變化，六世代線以上干法刻蝕基本都采用增強電容耦合等離子體模式(Enhanced Capacitive Coupled Plasma，ECCP)。ECCP模式下部電極加源極射頻和偏置射頻，分別產生13．56 MHz和3．2 MHz高頻電力。通過源極高頻電力獨立控制等離子密度，通過偏置高頻電力獨立控制離子轟擊，與傳統反應性離子刻蝕模式相比，刻蝕率更高，均一性更好，坡度角也更易于控制。

本實驗研究ECCP模式下，選用六氟化硫+氧氣體系作為灰化氣體，采用相同的灰化工藝條件，柵極金屬層、有源層、源/漏金屬層等各膜層對灰化速率的影響，對于四次光刻工藝改善具有重要的意義。

2 實驗方法

2．1樣品制備

本文實驗基板是康寧公司Eagle-XG 10K玻璃，尺寸為2 500 mm×2 200 mm，厚度0．5 mm。光刻工藝采用正性光刻膠，主要成分是酚醛樹脂、感光劑、溶劑和添加劑。物理濺射形成鉬鋁鉬(Mo/ Al/Mo)15 nm/300 nm/80 nm的柵極金屬層(Gate metal)和源/漏金屬層(Source/Drain metal，SD metal)。金屬層采用濕法刻蝕。等離子加強型化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)形成400 nm氮化硅的柵極絕緣層(Gate Insulator，GI)，和200 nm非晶硅的有源層(Active)。

使用日本東京電子公司ECCP模式Impressio 2400型號干刻設備進行光刻膠灰化。刻蝕組分由六氟化硫、氧氣生成，六氟化硫的流量為0.012～0．036 m3/h，氧氣的流量為0．6～0．84 m3/h，源極射頻功率為3 000～8 000 W，偏置射頻功率為4 000～9 000 W，氣壓為3．99～7．98 Pa，下部電極溫度為40℃，反應腔壁和頂部溫度均為50℃。

本文研究了柵極金屬層、有源層、源/漏金屬層等各膜層對光刻膠灰化速率的影響，以及源/漏層圖形密度對灰化速率的影響，同時測量了不同條件下的有源層非晶硅損失情況。實驗條件如表1。表1中測試樣品的金屬層都已完成相應的濕刻工藝，其中樣品5、6、7為具有陣列基板正常結構的灰化測試樣品。

表1 樣品測試條件Tab．1 Sample test condition

2．2測試方法

探針臺階儀:通過探針在樣品表面劃動，隨著樣品表面的起伏，探針也會相應地發生升降，從而引起其感應電元件內部部分的升降運動，導致感應電元件電信號的變化，然后通過系統相關函數和軟件的計算，將電信號轉化為樣品表面的高度信號。

測量方法:在每張玻璃基板上均勻分散選取36個點，用探針臺階儀測出光刻膠灰化前后的厚度差，取平均值，求出灰化速率和均勻度。灰化均勻度是指灰化掉光刻膠的厚度最大值減去灰化掉光刻膠的厚度最小值之后，再除以其平均值的二倍，其值越小，均勻度越好。灰化后去除樣品上面的光刻膠和金屬層，用探針臺階儀測出光刻膠覆蓋區和未被光刻膠覆蓋區的有源層非晶硅高度差，從而求出有源層非晶硅損失量。

3 結果與討論

3．1測試結果

圖1為不同膜層樣品的灰化速率測試結果。結果顯示，與樣品1(Glass+55FHD SD mask)相比，樣品2(Glass+SD metal+55FHD SD mask)多了源/漏金屬層，灰化速率增大83.6 nm/min，樣品3 (Glass+active+55FHD SD mask)多了有源層非晶硅，灰化速率降低7.8 nm/min。與樣品3相比，樣品4(Glass+active+SD metal+55FHD SD mask)多了源/漏金屬層，灰化速率增大19.1 nm/min。與樣品4相比，樣品5(Glass+Gate metal+GI+ active+SD metal+55FHD SD mask)多了柵極金屬層和柵極絕緣層，二者刻蝕速率基本相等。

圖1不同膜層樣品灰化速率結果Fig．1Ashing rate of different film layer sample

圖2 為完整膜層樣品灰化后的掃描電子顯微鏡圖片，可知裸漏的有源層與被源/漏金屬層和光刻膠覆蓋的有源層相比，裸漏的有源層在灰化時部分被刻蝕掉，厚度變薄。

圖2完整膜層樣品灰化后掃描電子顯微鏡結果Fig．2SEM result of full layer sample after ashing

圖3 為不同膜層樣品在灰化時有源層非晶硅損失量測試結果。結果顯示，樣品3的有源層非晶硅損失量最大，樣品4和樣品5的損失量基本一樣。

圖3 不同膜層樣品灰化時有源層非晶硅損失量Fig．3A-Siloss of different sample in ashing

綜合圖1、2和圖3的結果可知，有源層會降低灰化速率，源/漏金屬層可以增大灰化速率、減少有源層非晶硅損失量，柵極金屬層對灰化速率和有源層非晶硅損失量基本沒有影響。與玻璃上直接涂覆光刻膠進行灰化相比，有源層和源/漏金屬層的存在會使均勻度值增大，即灰化速率波動更大。

圖4不同源/漏層圖形密度的樣品灰化速率結果Fig．4Ashing rate of different SD pattern density sample

圖4 為不同源/漏層圖形密度的樣品灰化速率測試結果。樣品5、6、7為具有陣列基板正常結構的灰化測試樣品。結果顯示:隨著源/漏層圖形密度的增大，灰化速率逐漸減小，經計算可知，源/漏層圖形密度每增大1%，灰化速率下降14 nm/min。

3．2討論和機理分析

ECCP模式干法刻蝕時，下部電極由于加有源極射頻和偏置射頻，會使大量帶負電的電子流向下部電極并附著其上，使得下部電極成負電位，從而形成自偏壓。

同時在ECCP模式干法刻蝕時，等離子體中反應性高的自由基(Radical)和正離子(Ion)起著主要的作用。圖5為陣列基板灰化示意圖。自由基化學性質很活潑，很容易和基板上面的膜層發生反應，反應生成物作為廢氣被排出，由于自由基不帶電荷只進行自由運動，所以任意隨機的入射至基板表面的膜層上。正離子由于帶正電荷，被自偏壓的負電位吸引，垂直沖向基板，從而刻蝕基板表面的膜層。

圖5 陣列基板灰化示意圖Fig．5Diagram of array substrate ashing

3．2．1有源層對灰化速率的影響

光刻膠灰化時，正離子和自由基都會對有源層進行刻蝕，從而造成有源層損失。由于有源層的存在會消耗一部分自由基，造成刻蝕光刻膠的自由基數量減少，從而導致灰化速率降低。

3．2．2源/漏金屬層對灰化速率的影響

光刻膠灰化時，在射頻電源的作用，等離子體中大量的電子會流向玻璃基板。當基板上只有光刻膠或者有源層時，電子均勻的分布在玻璃基板上;當基板上有源/漏金屬層時，電子會更多的聚集在源/漏層金屬線上，這樣會吸引更多的正離子垂直射向源/漏層金屬線上的光刻膠，造成光刻膠的物理性刻蝕增多，從而導致灰化速率增大。

同時由于更多的正離子垂直射向源/漏層金屬線上的光刻膠，造成射向裸漏的有源層的正離子減少，進而造成灰化時有源層非晶硅損失量降低。

樣品上有源/漏金屬層或者有源層，與玻璃上直接涂覆光刻膠的樣品相比，膜層更多，刻蝕環境更為復雜，導致灰化速率波動更大，均勻度值增大。

3．2．3柵極金屬層對灰化速率的影響

柵極金屬層被氮化硅絕緣層覆蓋，因此對基板上電子和腔室的自由基和正離子影響不大，故柵極金屬層對灰化速率和有源層非晶硅損失量基本沒有影響。

3．2．4源/漏層圖形密度對灰化速率的影響

對于完整膜層樣品，隨著源/漏層圖形密度增大，源/漏層金屬線和對應的光刻膠的面積也增大。進行灰化工藝時，反應腔室內的自由基數量是一定的，光刻膠的面積越大，單位面積上自由基就越少，灰化速率就越小。同時源/漏層金屬線的面積越大，就能吸引更多的電子聚集在源/漏層金屬線上，進而導致更多正離子垂直射向源/漏層金屬線上的光刻膠，造成物理性刻蝕增多，導致灰化速率增大。但是源/漏層金屬線面積增大對灰化速率增大的作用要小于光刻膠面積增大對灰化速率降低的作用，所以隨著源/漏層圖形密度增大，灰化速率逐漸減小。

4 結論

(1)光刻膠灰化時，有源層會消耗等離子體中的一部分活性自由基，所以有源層的存在會使灰化速率降低。

(2)基板上的源/漏金屬層會吸引電子聚集在源/漏層金屬線上，造成更多的正離子撞向源/漏層金屬線上面的光刻膠，從而使灰化速率增大。同時由于撞向源/漏層金屬線上面的光刻膠的正離子增多，導致撞向有源層的正離子數減少，造成有源層非晶硅損失量減少。

(3)由于柵線絕緣層的存在，柵極金屬層被絕緣層覆蓋，柵極金屬層不會對等離子體存在影響，故柵極金屬層不會對灰化速率產生影響。

(4)對于正常結構的薄膜晶體管陣列基板，光刻膠灰化時，隨著源/漏層圖形密度的增大，灰化速率逐漸減小。源/漏層圖形密度每增大1%，灰化速率下降14 nm/min。

［1］王玉如．液晶顯示技術的最新進展［J］．現代電子技術，2004，27(22):85-87．

Wang Y R．The new development of TFT-LCD［J］．Chinese Journal of Modern Electronics Techique，2004，27(22):85-87．(in Chinese)

［2］Kai Y U．TFT-LCDs as the future leading role in FPD［C］//Process of the International Workshop on the Physics of Semiconductor Devices，Kobe:Ukai Display Device Institute，2007:29-34．

［3］王亮，王文青，李鑫，等．增強型等離子體耦合干法刻蝕條件對PR膠灰化的影響［J］．液晶與顯示，2012，27(2):204-207．

Wang L，Wang W Q，Li X，et al．Effects of PRashing in process of enhanced capacitive coupled plasma etch［J］．Chinese Journal of Liquid Crystals and Displays，2012，27(2):204-207．(in Chinese)

［4］Song J H，Kwon D J，Kim S G．Advance four-mask process architecture for the a-Si TFT array manufacturing method［J］．SID Symposium Digest of Technical Paper，2002，3(1):1038-1041．

［5］劉翔，王章濤，崔祥彥，等．液晶陣列四次光刻工藝中光刻膠灰化工藝的研究［J］．真空科學與技術學報，2008，28 (4):291-293．

Liu X，Wang Z T，Cui X Y，et al．Photoresist ashing in four-mask fabrication of thin film transistor crystal liquid［J］．Chinese Journal of Vacuum Science and Technology，2008，28(4):291-293．(in Chinese)

［6］蔣冬華，李淳東，李炳天．TFT-LCD制造工藝中金屬殘留的解決方案［J］．液晶與顯示，2011，26(2):170-173．

Jiang D H，Li C D，Li B T．Solution formetal remain in TFT-LCD manufacturing process［J］．Chinese Journal of Liquid Crystals and Displays，2011，26(2):170-173．(in Chinese)

［7］鄭載潤，鄭云友，侯智，等．O2/SF6混合氣體對光刻膠的離子刻蝕研究［J］．現代顯示，2007(10):41-44．

Zheng Z R，Zheng Y Y，Hou Z，et al．Research on reactive ion etching of PR in O2/SF6mixtures［J］．Chinese Journal of Advanced Display，2007(10):41-44．(in Chinese)

［8］荀本鵬．大尺寸面板液晶顯示屏陣列工藝中的金屬鉬刻蝕研究［D］．成都:電子科技大學，2007:62-70．

Xun B H．Large size liquid crystal display panel array of molybdenum metal etching research［D］．Chendu:University of E-lectronic Science and Technology，2007:62-70．(in Chinese)

［9］徐大林，丁欣，侯智，等．O2/SF6氣氛下光刻膠灰化反應的機理研究［J］．真空科學與技術學報，2012，32(12): 1109-1113．

Xu D L，Ding X，Hou Z，et al．Ashing mechanism of photo-resist in oxygen-sulfur hexafluoride mixtures［J］．Chinese Iournal of Vacuum Science and Technology，2012，32(12):1109-1113．(in Chinese)

Effect of film layer on photoresist ashing

BAI Jin-chao*，ZHANG Guang-ming，GUO Zong-jie，ZHENG Yun-you，YUAN Jian-feng，SHAO Xi-bin
(Beijing BOE Display Technology Co．，Ltd．，Beijing 100176，China)

In order to enhance understanding of photoresist ashing and give reference to 4 mask process improvement，the effect of each film layer on photoresist ashing was researched．In the same ashing process condition，ashing rate of samples with different film layer was measured by α-step profiler，and the mechanism of test result was analysed．Experimental results indicate that a-Si can decrease ashing rate，SD metal can increase ashing rate，gate metal has no effect on the ashing rate．And for normal film structure TFT array substrate，the bigger SD pattern density is，the smaller ashing rate will be．If SD pattern density increased 1%，ashing rate would decreased 14 nm/min．Because of influence on ashing plasma，a-Si and SD metal have an effect on ashing rate．

thin film transistor array process;four mask;photoresist;ashing

TN141．9

A

10．3788/YJYXS20153004．0616

白金超(1983－)，男，河南南陽人，碩士研究生，主要從事TFT-LCD工藝研究。E-mail:baijinchao@boe．com．cn

1007-2780(2015)04-0616-05

2014-11-16;

2014-12-18．

*通信聯系人，E-mail:baijinchao@boe．com．cn