半導體集成電路可靠性測試及數據處理方法

雷鳳霞（潞安職業技術學院，山西長治046204）

?

半導體集成電路可靠性測試及數據處理方法

雷鳳霞
（潞安職業技術學院，山西長治046204）

摘要：可靠性是分析產品使用年限的一門全新學科，可以明確地反映出產品質量。隨著全新的材料以及工藝的運用，半導體集成電路的線寬開始降低，集成度也不斷提升，其對于集成電路可靠性也提出了更加嚴格的要求。近些年來，我國的集成電路制造產業開始得到快速的發展，這也為國內集成電路可靠性的研究創造了較好的條件。文章主要分析了半導體集成電路的晶圓級可靠性測試以及相關的數據處理手段。

關鍵詞：半導體集成電路；可靠性測試；數據處理方法

隨著半導體集成電路制造技術的快速進步和發展，以硅基單片數字為標志的超大規模集成電路體積不斷縮減，電路結構以及制造工藝愈加繁雜。其可靠性受到工藝誤差以及相關因素的影響也開始加重。因此為了確保集成電路工藝可靠性，并有效減少產品可靠性評價成本以及相關費用，愈來愈多的半導體集成電路廠商開始進行晶圓級的可靠性測試。

可靠性工程必須運用當前的現代科學技術，對產品功能進行系統考量，運用專門性的技術手段，降低產品故障率，最終確保系統運行良好。在集成電路的晶圓級可靠性測試中，使用非常普遍的測試類別主要是熱載流注入測試、電遷移測試等等其他一些相關的測試項目。

一、熱載流子注入測試以及數據處理方法

熱載流子注入測試是半導體集成電路晶圓級可靠性測試中十分重要的一項目。其實際能量和費米能級相比較，大約超出幾個kT以上的熱載流子。在集成電路器件中，載流子在遺漏的源電壓條件下到達漏電極限，這其中的原因就是漏端周圍存在較高的電場強度區域，一旦載流子進入這個區域，便能夠讓這些高革的作用[J].中國新技術新產品，2011（17）：234.

[4]余育仁，劉悅如.圖書館網上知識競賽系統——高校圖書館資源利用新方式[J].上海高校圖書情報工作研究，2011（01）：38－40.

[5]郭詩維，雒曉卓.網絡競賽系統框架設計與功能模塊實現[J].電腦編程技巧與維護，2011（10）：84－85.

[6]潘振杰. ASP圖書館知識競賽系統的構建與思考[J].電子世界，2012（04）：54－56.

[7]陸永來.現場知識競賽系統的設計[J].中國信息技術教育，2011，（19）：65－66.

[8]朱森勇，周平.基于TCP/IP的通用型在線答題競賽系統開發[J].電腦編程技巧與維護，2005，（06）：70－71＋74.

[9]歸群峰.基于創新推廣的學科競賽網絡支持系統的開發與研究[D].浙江師范大學，2011.

[10]王嘯.電子設計預賽系統的研究與設計[D].北京郵電大學，2012.

[11]公慧玲，李致勛，邱睿韞.基于ADO的競賽系統的設計與研究[J].數字技術與應用，2012，（08）：137.能的能量子轉變成為熱載流子，而這種條件下的熱載流子在電子的相互碰撞下成為新的電子空穴對，進行更深程度的電離。隨著熱載流子數量增多，能量也不斷增加。熱載流子測試一般都是對集成電路進行較長時間的電應力，同時在中間讀點測量不同電性參數的數值。

編輯鄭晶

圖1　DS18B20初始化及讀寫控制時序

JEDEC國際標準的JESD28以及JESD60依次規定集成電路器件熱載流子的測試過程以及整個的數據處理手段。以NMOS器件為范例如圖1，圖2所示。一般電性參數會按照時間的變化量同時演變為冪函數關系，也就是：Y（f）＝Ctn，其中Y（t）為電性參數隨時間的相對變化量：Y（t）=P（t）-P（0），其中P（0）是電性P（0）參數的原始數據，P（t）是電性的參數值在t時刻的素質。另外電性參數記錄時間間隔常常選取數字表示，例如10s，30s，還有60s。

圖2　HCI生存周期結果圖

根據熱載流子測試得出的數據處理結果和方法，在JESD28-1中重點介紹了NMOS器件所產生的熱載流子測試數據的研究手段：1n Y（f）＝1nC+n1nt，根據數學公式中的最小二乘法對得出的數據進行線性擬合之后，C與n這兩個參數的數值就可以很好地算出來。一般的熱載流子實驗結果中數據的后期整理經常是根據原設定的參數C以及n的數值進行進一步的電性參數相對變化量Ytar的計算，讓其達到某些預先設定的數值Ytar以及它所需的時間ttar。

試驗中，不同的樣品的ttarr往往會不斷地用來預先判斷熱載流子測試的使用周期和最大壽命。在大多數情況下使用普遍的熱載流子測試的壽命模型如下："首先是襯底-漏電流比例模型：這當中的H，m可以看作是擬合線性參數，Isub是襯底電流，Id是漏電流的含義，W則是MOS的柵寬度。漏源性的電壓加速物理模型詳細的公式是中的t0、B可以作為模擬擬合的參數，Vds是漏源電壓的含義。漏源電壓的加速物理模型是利用不同條件下所要測量樣品的ttar和Vds數值獲取的擬合性參數to和B，在次基礎上得到了正常合適物理條件和因素影響下熱載流子的壽命。襯底一漏電流比例物理模型則是利用品的ttar和Isub等得到了擬合參數H、m，從而也得到了合適環境和條件下熱載流子測試的壽命；最后的物理模型是襯底電流模型，具體的公式如圖，其中C、b為擬合參數，Isub為襯底電流，w則為MOS中的柵寬度。襯底電流物理模型是在不同測試環境和條件下不同樣品的tta，ISub數值得到的擬合參數C和b，最后得到了在正常環境條件下熱載流子測試的壽命[1]。

二、柵氧化層測試以及數據處理方法

柵氧化層對于集成電路的制造而言可謂是很關鍵。柵氧化層的厚度會隨著集成電路規模而擴大，以及器件體積的減小而不斷減小。由于柵氧化層的作用很重要，所以柵氧化層可靠性問題也是極為矚目的，其中較為引人注意也是較為常見的問題是柵氧化層的缺陷密度以及介質穿擊問題。柵氧化層的可靠性測試主要是在同一時間內有聯系介質的穿擊測試和斜坡電壓測試。其中，斜坡電壓測試是指在柵極的上面加線性斜坡電壓，一直到該電壓將氧化層擊穿為止。斜坡電流測試和斜坡電壓的測試略有區別，是把一定指數的斜坡電流加在柵極之上，直到能夠擊穿氧化層為止。斜坡電業測試和斜坡電流測試均是為了測量出柵氧化層缺陷密度的。例如，在斜坡電壓測試當中，一般情況下，是將斜坡電壓測試規定在一定的電壓標準之內，如果出現測試樣本被擊穿時的電壓小于事先設定的電壓標準的情況，就能夠認定這是由于氧化層中有一定的缺陷導致的，并能夠進一步認定該柵氧化層是沒有效果的。如果依照JESD35中的標準而言，缺陷密度用基于Poisson分布的成品率公式來得到：Y=e-DoA，其中，Y表示成品率，這也可以認為是（有效樣品數)/(總測試樣品數)而A則代表受測樣品的面積，Do代表所需計算出來的缺陷密度。在利用斜坡電流和斜坡電壓對成品經過大量的測試后，應當算出Y的數值（成品率），并進一步利用A的數值（測試樣品面積）得出Do(缺陷密度值）。一旦Do的數值越過了設置標準，這種情況下的測試就是失敗的。

另外，則是介質擊穿的實驗。這個實驗是指時間相關介質擊穿。介質擊穿測試如下：首先在柵極加以小于柵氧化層的本征擊穿場強，這并不能造成本征擊穿，可由于施加電應力的過程當中氧化層出現了一定的缺陷，這種情況下，經過一段時間以后就會出現擊穿現象了。相同時間下相關柵氧介質的擊穿被看作是限制集成電路可靠性評定的重要因素，一般情況下擊穿現象是氧化硅當的電場超過限制，電流過高，才造成的電荷累積反應。現階段，把整個氧化層被擊穿的過程分為兩個主要階段，他們分別是構建磨損階段和擊穿階段。其中，構建磨損階段當中，二氧化硅的界面存在于電應力的運作之下，其中的缺陷就會不斷累積。當累積數值達到一定量時，某些部分的缺陷數就會到達一定的臨界值，并由量變產生質變，一舉進入擊穿階段。當進入擊穿階段之后，電、熱的雙重作用之下，就會迅速的將氧化層擊穿。因此，構建磨損階段持續時間的長短決定了柵氧介質擊破測試的年限。

三、電遷移測試以及處理方法

金屬相互連線的電遷移情況通常都是按照集成規模的擴展速度不斷變化，其集成器件的體積不斷縮減，戶連線電流密度不斷提高，在電遷移的測試逐步開始占據了非常關鍵的地位。在物理現象中集成電路中的電遷移現象詳細的表達方式就是，集成電路的不同器件在實際生產和實驗的過程中，金屬之間的互連線中有的電流通過，其中金屬陽離子會根據導體的質量的進行電子的傳輸，這可以使得導體的某些空間出現空洞現象和小丘等不同的物理現象。集成電路中的的電遷移現象在實際中大多數都是在“強電子風”的影響和作用下進行的，當電子從負極流向電源的正極的時候，會受到一定的能量碰撞，其中的金屬陽離子可以先正極不斷的移動，而負極則產生一些空的穴位，在這個過程中不斷地進行增加和積累，可以讓金屬形成短路，同時由于正極的金屬離子的累積作用而使得出現晶須現象，而且有非常大的概率使得周邊的金屬線發生短路的現象[3]。

往往在電遷移的實驗和測試中我們常常讓樣品在不同的壓力和溫度條件下進行恒定的加速的物理測試實驗。這往往是加速過程中應力測試不應當更改器件的失效的機理，正常水平下不同應力條件下Lognormal的分布以及對數標準差是往往是相等的。有了不同的應力條件下不同的樣品的使用年限數據，再根據Lognormal分布的估算方法和標準就可以得到同應力下的中位壽命，進而利用加速運動的物理模型就可以得到在正常情況下電遷移壽命分布的實際情況，然后得到不同的累積失效率情況下使用壽命的初步判斷[4]。

總而言之，本文主要分析了半導體集成電路的晶圓級可靠性測試以及相關的數據處理手段，以期能夠更加促進半導體集成電路的技術突破。從我國目前半導體集成電路的發展來看，要加強其相關測試技術的基礎研討，構建滿足我國實際的可靠性保證流程，同時還應該構建和頒布相應的標準和要求，這對于提高我國集成電路產業的未來發展而言具有決定性的影響。

參考文獻：

[1]許斌.采用TEG技術的半導體集成電路可靠性評價方法[J].微電子學，2012，06（20）：856.

[2]秦國林，許斌，羅俊.集成電路圓片級可靠性測試[J].微電子學，2013，01（20）：144-145.

[3]陳光浩.基于嵌入式Linux的集成電路老化測試設備軟件系統的設計與實現[D].杭州電子科技大學，2013（12）：13-22.

[4]許丹.基于圖像處理上幾乎的多約束通孔插入方法研究[D].西安電子科技大學，2013（12）：14-20.

編輯朱榮華

作者簡介：雷鳳霞（1982-），女，山西汾陽市人，碩士，潞安職業技術學院助理講師，研究方向為電子技術。

收稿日期：2015-02-09

文章編號：2095-8528（2015）04-100-03

文獻標識碼：A

中圖分類號：TN3