FC-AV協議處理SoC設計與實現

劉承禹，田 澤，王 婷，劉 浩

(1.中國航空計算技術研究所，陜西 西安 710068；2.集成電路與微系統設計航空科技重點試驗室，陜西 西安 710068)

FC-AV協議處理SoC設計與實現

劉承禹1,2，田 澤1,2，王 婷1,2，劉 浩1,2

(1.中國航空計算技術研究所，陜西 西安 710068；2.集成電路與微系統設計航空科技重點試驗室，陜西 西安 710068)

航電系統中往往需要多種視頻格式，每種視頻格式都有不同的幀速率、分辨率、像素密度、幀/場格式。FC-AV協議為滿足這種需求，定義了不同的視頻格式在光纖通道上統一的映射標準。為了滿足新一代航電系統數字視頻信號的高速傳輸需求，并突破國外技術封鎖，實現航空電子系統自主設計、核心技術自主保障，必須自主設計實現FC-AV協議處理SoC。以SoC芯片的設計、驗證流程及方法為指導，重點論述了FC-AV協議處理SoC的設計和軟硬件協同驗證。目前，FC-AV協議處理SoC已經流片，對樣片進行了性能測試和系統驗證。結果表明，FC-AV協議處理SoC完全滿足航電系統對視頻在FC網絡高速傳輸的功能和性能需求。

光纖通道音視頻協議；片上系統；設計；驗證

0 引 言

光纖通道(Fibre Channel，FC)協議由美國國家標準協會(ANSI)T11委員開發[1]，是一種高速傳輸數據、音頻和視頻信號的ANSI串行通信標準[2]。FC綜合了通道和網絡兩方面的優點，具有高速率、低延遲、強實時性、抗干擾能力強、誤碼率低、對距離不敏感、拓撲靈活、支持多種上層協議等優點[3-5]。

光纖通道音視頻協議[6-7](Fibre Channel protocol for Audio-Video，FC-AV)是FC-4層的一個高層協議，定義了音頻、視頻數據到FC網絡上的映射方法[8-10]，為在FC網絡中傳輸數字音視頻提供了一種標準，能夠滿足航空航天和軍用系統中高速、實時性、任務關鍵性的數字音視頻傳輸需要。

從航電系統的低功耗、高性能、高可靠、超小型化的技術發展需求和航電系統數據通信網絡中大量圖形圖像以及視頻的高速傳輸任務需求出發，采用SoC設計技術，設計面向新一代綜合化航電系統的FC-AV協議處理SoC芯片，是突破國外技術封鎖、實現自主創新的需要，也是實現航空電子系統自主設計、核心技術自主保障的需要。

文中針對FC-AV的應用，采用SoC設計技術，設計并實現了FC-AV協議處理SoC。首先介紹了FC-AV協議處理SoC的設計、驗證流程及方法，在此基礎上對其系統設計進行了介紹，隨后對其模塊設計與驗證和虛擬平臺及FPGA原型的軟硬件協同驗證進行了重點介紹，最后對其物理設計與驗證的全過程進行了介紹。

1 FC-AV協議處理SoC設計、驗證流程及方法

FC-AV協議處理SoC設計以IP復用為基礎，通過IP的集成，完成整個SoC系統的功能設計，以縮短設計周期，并以較低成本完成該SoC設計。同時，該SoC設計采用自頂向下的設計方法，在整個設計過程中，進行軟件和硬件的協同設計和驗證工作，以達到系統的最佳設計性能[11]。

FC-AV協議處理SoC設計與驗證流程分為四個階段。

(1)系統級設計。

進行FC-AV協議處理SoC的系統結構設計和軟硬件的劃分，按功能劃分系統下的功能單元(模塊)，并規定軟硬件的接口。

(2)模塊設計與驗證。

對各個功能模塊的電路進行RTL級設計，并對其功能點進行基于Testbench的仿真驗證。如果所有功能點的驗證均通過，即進行互連集成；如果驗證未通過，即修改RTL設計，直到驗證通過。

(3)軟硬件協同驗證。

搭建虛擬原型驗證環境，同時開發FPGA驗證板，基于模塊功能和系統功能開發軟件驗證程序，若有必要開發基于操作系統的驗證軟件和應用軟件，并行進行虛擬原型和FPGA原型的軟硬件協同驗證。如果驗證均通過，即進行物理設計；如果驗證未通過，即查找問題，修改設計，直到驗證通過。

(4)物理設計與驗證。

進行芯片級邏輯綜合、DFT設計、版圖規劃、布局布線等，并在此過程中完成靜態時序分析，形式驗證和后仿真。若仿真通過，即可流片；若仿真未通過，即修改物理設計，直到仿真通過。

四個階段的設計驗證完成后，即可進行流片、封裝、測試及系統應用驗證等工作。

2 FC-AV協議處理SoC系統級設計

FC-AV協議處理SoC系統架構如圖1所示。

圖1 FC-AV協議處理SoC系統架構

該芯片采用CoreConnect總線進行片上互連，各個功能單元通過PLB0、PLB1和OPB進行連接，PPC460處理器通過軟件操作實現對掛接在總線上的各功能模塊和單元進行管理。PCIe主機接口單元實現主機對FC-AV協議處理的控制接口功能，數字RGB輸入輸出接口單元分別實現數字視頻數據的發送和接收，FC-AV協議處理單元實現視頻數據與FC網絡之間的映射，兩組DDR2控制器分別作為視頻數據的收發緩存接口，與片外DDR2存儲器連接。

FC-AV協議處理SoC芯片作為一款用于FC網絡視頻數據傳輸的端節點芯片，需要滿足視頻數據在FC網絡高速傳輸的需求。數字RGB輸入輸出接口支持800*600@60 Hz，1 024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30Hz五種視頻分辨率，并支持動態切換和視頻輸入容錯；FC-AV協議處理單元符合FC-PI-4、FC-FS和FC-AV協議，支持2.125 Gbps的FC傳輸速率，并進行雙余度設計；DDR2控制器的數據速率為400 MHz，數據位寬為32位；PCIe主機接口支持x4、x1模式，通道速率2.5 Gbps；PPC460處理器工作頻率為125 MHz；整個SoC支持FC-AV幀發送和接收獨立處理的全雙工工作模式。

在FC-AV協議處理單元中，信息交互區和寄存器組實現了在FC-AV協議處理中軟件和硬件的接口，片上處理器PPC460通過PLB0總線、片外處理器通過PCIe主機接口均可以控制整個FC-AV協議處理的管理。

此外，系統還集成了VIC、WDT、UART、GPIO、TIMER等通用功能單元，豐富了系統功能。片內集成兩個128 kB的SRAM，實現指令和數據的緩存，并集成外部存儲器接口EMC，實現處理器程序加載等功能。

3 FC-AV協議處理SoC模塊設計與驗證

FC-AV協議處理SoC以IP復用為設計基礎，PPC460處理器、PCIe主機接口、DDR2控制器等均為成熟IP，在此不作介紹。下面重點介紹數字RGB輸入接口、數字RGB輸出接口和FC-AV協議處理單元的邏輯設計與驗證。

3.1 數字RGB輸入接口設計

數字RGB輸入接口的功能是對外部輸入的符合VESA標準的數字RGB視頻信號進行格式檢查和視頻有效數據提取，并將有效數據按DDR2的位寬組織，然后通過DDR2控制器緩存在DDR2存儲器中，其電路結構如圖2所示。

首先將外部輸入的數字RGB視頻信號中的幀起始、行起始和數據有效信號進行毛刺過濾，小于8個時鐘周期的信號被當作毛刺過濾，只有大于8個時鐘周期的信號才能通過過濾，認為是有效、穩定的信號；其次，將過濾后的信號進行幀起始、行起始的極性判斷和處理；然后，按視頻行采集有效RGB數據，并按像素順序將RGB數據組織為32位數據，以行為單位，交替寫入兩個異步FIFO，在數據采集的同時，進行格式判斷，當視頻行數和行像素與VESA標準不符時，報出中斷；最后，寫控制交替讀取兩個異步FIFO中的視頻行數據，并添加行號，寫入發送DDR2控制器，完成視頻數據的緩存。

圖2 數字RGB輸入接口電路結構

3.2 數字RGB輸出接口設計

數字RGB輸出接口的功能是將接收DDR2存儲器中緩存的從FC網絡中接收的視頻像素數據讀出，并嚴格按照VESA標準轉換成相應視頻分辨率的數據RGB視頻信號，并輸出，其電路結構如圖3所示。

圖3 數字RGB輸出接口電路結構

在此接口電路，讀控制電路在檢查到接收DDR2存儲器中有緩存的完整視頻幀時，開始按視頻行讀取視頻數據，并寫入同步FIFO，當同步FIFO中的數據被視頻組幀電路讀取完后，讀控制電路從DDR2存儲器中讀取下一行視頻數據；視頻組幀電路讀取同步FIFO中的視頻像素數據，并按照VESA標準添加相應視頻分辨率的消隱數據和信號，組成數據RGB視頻幀，并寫入異步FIFO；最后，視頻發送電路以對應視頻分辨率的時鐘頻率讀取異步FIFO中的視頻幀信號數據，并輸出，完成數據RGB視頻信號輸出。

3.3 FC-AV協議處理單元設計

FC-AV協議處理單元的功能是在視頻發送時，將發送DDR2存儲器中緩存的視頻數據按FC-AV協議映射到FC幀，并轉換成FC網絡的串行數據，發送到FC網絡；在視頻接收時，將FC網絡上的串行數據轉換成FC-AV幀，并提取視頻數據，緩存在接收DDR2存儲器中。

FC-AV協議處理單元實現視頻數據與FC網絡之間的映射，視頻發送和接收均為雙余度設計，且相互獨立，實現了全雙工設計，其電路結構如圖4所示。

在視頻發送時，DDR2讀控制電路以視頻行為單位，通過發送DDR2控制器讀取發送DDR2存儲器中緩存的視頻數據，并交替寫入異步FIFO A和異步FIFO B，異步FIFO C和異步FIFO D；發送控制電路交替將異步FIFO的數據讀出，并按FC-AV協議，組織成FC-AV幀；FC核將FC-AV幀轉換成串行數據發送到FC網絡，完成視頻發送，在此過程中，余度使能時，發送控制0、FC核0通路和發送控制1、FC核1通路同時發送，否則只發送控制0、FC核0通路發送。

圖4 FC-AV協議處理單元電路結構

在視頻接收時，FC核將FC網絡上的串行數據轉換成FC-AV幀，接收控制電路將FC-AV幀中的視頻數據提取出來，并通過接收DDR2控制器寫入接收DDR2存儲器，完成視頻接收。在此過程中，接收控制電路默認接收來自FC核0的FC-AV幀，當FC核0下線，且FC核1在線時，切換接收來自FC核1的FC-AV幀，反之亦然。

3.4 模塊級驗證

在FC-AV協議處理SoC的開發過程中，IP/模塊級驗證是整個驗證過程的第一步，對IP/模塊的設計進行充分的功能正確性驗證是邏輯設計正確性的首要保障。其側重點是驗證模塊內部功能，其優點是可以方便地驗證到模塊功能的臨界點和極限點，激勵輸入容易加入，調試除錯手段豐富[12]。

模塊級驗證主要采用HDL語言，其步驟如下：

(1)驗證策劃。根據模塊功能規范，針對各個IP/模塊功能，制定出完備的驗證規范。

(2)搭建驗證環境。依據驗證規范，開發完備的基于Testbench的驗證環境。

(3)仿真驗證。按照驗證規范，對應每個驗證項，開發相應的testcase，給設計施加激勵并觀察其響應，分析、觀察各個IP/模塊級功能是否正確。

對于數字RGB輸入接口，需要開發符合VESA標準的800*600@60 Hz，1024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30 Hz五種視頻分辨率的視頻源，并對視頻源多像素、少像素、多視頻行、少視頻行的容錯性，不同分辨率視頻切換輸入進行重點驗證。

對于數字RGB輸出接口，重點驗證對800*600@60 Hz，1 024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30 Hz五種視頻分辨率的組幀是否準確。

對于FC-AV協議處理單元，重點驗證視頻數據與FC網絡的映射是否正確，并加強余度模式，FC上下線、錯誤幀接收等的驗證。

此階段是整個SoC設計驗證中最基本單元的驗證，各個IP/功能模塊的基本功能的正確性得到充分的仿真驗證。

4 FC-AV協議處理SoC軟硬件協同驗證

軟硬件協同驗證的意思是驗證正在嵌入式系統硬件上執行的嵌入式系統軟件能否得到預期結果，即在設計投產前對嵌入式系統軟件能否正確運行在硬件設計上的驗證[11]。協同驗證有兩個主要作用：使軟件工程師在早期便能訪問硬件；為硬件設計在投產前提供額外的測試激勵，這樣可以加快項目的進度。

軟硬件協同驗證的運行包括兩種形式：一是虛擬原型驗證，二是FPGA原型驗證。

4.1 虛擬原型軟硬件協同驗證

FC-AV協議處理SoC的各個IP/模塊通過片上CoreConnect總線集成互連后，芯片的設計虛擬原型基本實現，基于芯片的設計虛擬原型，構建FC-AV協議處理SoC的芯片虛擬原型驗證平臺，并開發相應驗證軟件，軟硬件協同完成各項驗證。

虛擬原型驗證平臺通過開發相應的驗證組件來模擬FC-AV協議處理SoC實際工作時的周邊元件，然后將這些驗證組件同FC-AV協議處理SoC的RTL代碼集成到一起；同時開發驗證程序，將編譯鏈接生成的存儲器映像文件加載到相應的存儲器模型中，使PPC460處理器可以從中取指執行，從而達到模擬FC-AV協議處理SoC內部工作過程來進行各項驗證工作，即軟硬件協同驗證的目的[12]。

基于虛擬原型的軟硬件協同驗證需要各接口的功能模型和測試用例開發的相互配合，當未通過某項驗證需要多次迭代進行回歸驗證。

此階段的驗證是基于每個IP/模塊內部的功能經過正確仿真驗證的基礎上進行的，驗證的重點在于一些系統級功能特性，如互連、流控制及模塊間的互操作性等是否正常。

軟件開發人員基于此平臺開發的驗證軟件，包括針對模塊的功能驗證軟件、系統中各模塊之間的互操作的系統級功能驗證軟件及進行基于操作系統的驗證軟件[12-13]。這些驗證軟件可以在虛擬平臺上運行，在FPGA原型驗證時可以輕松移植使用。

4.2 FPGA原型軟硬件協同驗證

FC-AV協議處理SoC的FPGA原型驗證平臺是根據FC-AV協議處理SoC系統應用環境開發FPGA驗證板，將FC-AV協議處理SoC系統集成的邏輯綜合后下載到FPGA芯片中，事先將驗證軟件燒入FLASH單元，FPGA驗證板上電后PPC460處理器從FLASH中開始取指執行，達到與FC-AV協議處理SoC芯片實際工作過程相同的運行效果[14]。

在FPGA原型驗證平臺中，需要使用FPGA驗證板來實現原型驗證平臺，FC-AV協議處理SoC的邏輯經綜合后下載到FPGA芯片中，輸入輸出通過開發板上的其他外設器件來完成。此外，還需要編寫BootLoader程序、中斷服務程序和軟件驗證程序，通過編譯器把程序轉化成處理器核能執行的二進制文件。在驗證過程中，使用在線調試工具連接FC-AV協議處理SoC中的PPC460處理器，對PPC460處理器執行程序實行實時單步控制，方便觀察每一步執行的效果和調試除錯；也可以把文件寫入Flash中，系統上電復位后處理器核通過EMC接口讀取Flash中的程序，然后執行這些程序(包括搬運程序)以執行特定操作。驗證中可根據驗證項需要用主機板卡、其他成熟FC板卡與之進行通信，來檢測各模塊功能是否正確。

這里的主要方法是通過與計算機、外部商用芯片或者已經成熟的板卡進行通信，來檢測各模塊功能是否正確，在驗證過程中對設計的時序檢查也有一定的意義。該驗證通過實際電路和外部的真實環境和激勵來驗證設計，整個FPGA內的設計與真實芯片的架構基本一致，可以在真實應用環境中進行替代驗證，而且驗證速度快，可同時對功能和時序進行驗證[15]。

5 FC-AV協議處理SoC物理設計與驗證

FC-AV協議處理SoC采用0.13 μm工藝實現，其物理設計采用全新Sonic-flow設計流程，該流程的特點有：

1)對物理工具加強集成性。

(1)優化工作目錄，集成不同物理設計工具的工作環境；

(2)設計控制流程，管理不同工具的運行；

(3)直接集成sign off工具，減少流程的反復。

2)優化物理設計流程和步驟。

(1)針對網表的頻繁提交，適當簡化設計流程，及早提交后仿真文件；

(2)網表確定后的最終版本，在及早給出后仿真文件的同時，實現完整的物理設計過程。

3)針對設計進入高深亞微米階段，增加了噪聲約束和優化的步驟，并完善了DFM步驟。

4)Sonic flow為完全層次化設計流程，擴展性好。

5)設計流程腳本化，保證設計過程穩定性和可追溯。

FC-AV協議處理SoC集成了大規模的PPC460內核，為最大限度保持PPC460內核的獨立性，減小干擾，且使PPC460內核與SoC邏輯的scan，jtag，mbist可測性設計全部獨立，采用了PPC460內核和SoC邏輯各占一邊的方案，PPC460內核與SoC邏輯的接口集中于芯片的中間部分。PLL的擺放遠離數字邏輯，DDR2邏輯占據芯片的左右半邊，PPC460和FC/PCIE分別放在芯片上方和下方。

FC-AV協議處理SoC經過幾輪的后仿真和物理設計微調，其最終設計完全滿足時序、功耗、封裝等要求。

6 結束語

文中介紹了FC-AV協議處理SoC芯片的設計、驗證流程及方法和芯片系統架構，重點描述了幾個關鍵功能單元的設計、驗證，虛擬原型、FPGA原型的軟硬件協同驗證過程和物理設計。

目前，FC-AV協議處理SoC已經一次性流片成功。對SoC芯片進行了性能測試和系統驗證，結果表明FC-AV協議處理SoC完全滿足航電系統對視頻數據在FC網絡高速傳輸的功能和性能需求。打破了國外壟斷，實現了自主創新，具有里程碑意義。

[1] ANSI.Fibre Channel Framing and Signaling-2 (FC-FS-2)，Rev0.01[M].US：ANSI，2003.

[2]ANSI.FibreChannelPhysicalandSignalingInterface(FC-PH)，X3[M].US：ANSI，1994.

[3]ANSI.FibreChannelAvionicsEnvironment-AnonymousSubscriberMessaging(FC-AE-ASM)，Rev1.2[M].US：ANSI，2006.

[4] 屠曉杰，熊華鋼，徐 鼎，等.支持多種FC-4層協議的光纖通道接口卡實現[J].電訊技術，2013，53(2):188-194.

[5] 章宇東.SOC技術在FC芯片設計中的應用[J].航空電子技術，2005，36(1):42-48.

[6] 楊海波，田 澤，蔡葉芳，等.FCIP軟核的仿真與驗證[J].計算機技術與發展，2009，19(9)：168-172.

[7]T11/Project1237-D/1.71:InformationTechnologyFibreCh-annel-AudioVideo(FC-AV)[S].US:AmericanNationalStandardsInstitute,2001.

[8] 王紅春．基于FC的航電數字視頻傳輸技術研究[J]．計算機技術與發展，2010，20(5):250-252．

[9] 劉 浩，田 澤．FC-AV協議及實現方法研究[J]．計算機技術與發展，2012，22(7):1-4．

[10] 黃浩益，黃棟杉，徐曉飛.光纖通道技術在航電系統中的應用[J]．航空電子技術，2005，36(3):9-14．

[11] 申 敏，曹聰玲.基于SoC設計的軟硬件協同驗證技術研究[J].電子測試，2009(3)：9-12.

[12] 陳孟杰，于海勛.光纖通道8B/10B編解碼模塊設計[J].電子測量技術，2007,30(5)：161-164.

[13] 田 靖，田 澤.AFDX-ESSoC虛擬仿真平臺的構建與應用[J].計算機技術與發展，2010，20(8)：192-194.

[14] 郭 亮，李 玲，田 澤，等.ARINC659總線接口芯片的FPGA原型驗證[J].計算機技術與發展，2009，19(12)：240-242.

[15] 孫玉煥.64位CPU的FPGA原型驗證[J].現代電子技術，2007，30(21):158-160.

Design and Implementation of FC-AV Protocol Processing SoC

LIU Cheng-yu1,2，TIAN Ze1,2，WANG Ting1,2，LIU Hao1,2

(1.Aeronautics Computing Technique Research Institute,Xi’an 710068,China； 2.Key Lab of Aeronautics Science and Technology of Integrate Circuit and Micro-system Design, Xi’an 710068,China)

Avionic system currently utilizes many different video formats.Video formats is different in their frame rates,resolution,pixel density,and field/frame mode.In order to meet these requirements,FC-AV defines a standard for video formats mapping to fibre channel.For meeting the high-speed transmission requirement for digital video signal of next-generation avionics system,breaking out the technology blockade abroad,implementation of the self-design of avionics system and the autonomous logistics of core technology,a FC-AV protocol processing SoC must be designed and implemented.Taking SoC design/verification flow and method as the guidance,it introduces the design and hardware/software co-verification for FC-AV protocol process SoC in this paper.The result of tape-out and system level test demonstrate that the FC-AV protocol process SoC can meet the performance and function requirement of avionics system for video data high-speed transmission on FC network.

FC-AV；SoC；design；verification

2015-06-16

2015-09-22

時間：2016-03-22

中國航空工業集團創新基金(2010BD63111)

劉承禹(1982-)，男，工程師，研究方向為集成電路設計；田 澤,博士,研究員,中航首席技術專家，研究方向為SoC設計、嵌入式系統設計、VLSI設計。

http://www.cnki.net/kcms/detail/61.1450.TP.20160322.1517.008.html

TP39

A

1673-629X(2016)04-0105-05

10.3969/j.issn.1673-629X.2016.04.023