從設備存儲器窗口遍歷機制設計與實現

馬 超，丁 摯，田 澤，王 婷

(1.中國航空計算技術研究所，陜西 西安 710068；2.集成電路與微系統設計航空科技重點試驗室，陜西 西安 710068；3.西安現代控制技術研究所，陜西 西安 710065)

MA Chao1,2,DING Zhi3,TIAN Ze1,2,WANG Ting1,2

從設備存儲器窗口遍歷機制設計與實現

馬 超1,2，丁 摯3，田 澤1,2，王 婷1,2

(1.中國航空計算技術研究所，陜西 西安 710068；2.集成電路與微系統設計航空科技重點試驗室，陜西 西安 710068；3.西安現代控制技術研究所，陜西 西安 710065)

目前基于總線接口構成的計算機系統在應用中占據主流地位，并仍將持續作為主流。隨著計算機系統及應用的復雜度的不斷提高，對外部存儲資源的需求越來越大。然而存儲資源的不斷增大以及存儲功能的正確與否大大增加了前期設計驗證工作的難度并影響了系統的準確性。文中采用總線接口架構，提出了一種接口總線從設備存儲器窗口遍歷機制，具有不限制存儲系統頻率、不限制存儲大小的優勢。通過窗口更新，實現由主機對存儲系統的遍歷訪問，在系統設計初期完成對外部存儲資源功能的驗證，極大提高了前端設計以及芯片測試中驗證測試的準確性。

計算機系統；總線接口；從設備；窗口遍歷

MA Chao1,2,DING Zhi3,TIAN Ze1,2,WANG Ting1,2

0 引 言

計算機系統的不斷發展，加大了外部存儲資源對帶寬、傳輸效率的依賴，同樣也極大地增加了對前期測試驗證的難度[1-2]。隨著處理效率及性能要求的增加，保證寫入存儲系統中數據的可測性，成為設計過程中的關鍵[3]。

為此，在設計中增加主機直接訪問存儲系統的通路，能夠在最大限度上保證前期設計、調試的正確性[4-5]。

1 調試通路設計

1.1 設計及實現

主機通過從通道設計實現對存儲的讀寫訪問。主機從通道窗口遍歷機制架構如圖1所示。

圖1 主機從通道窗口機制架構圖

窗口機制訪問存儲操作序列：

(1)主機通過MEM類型從接口，配置窗口寄存器，該寄存器有效位與外部存儲資源大小相關，依據外部存儲大小，確定窗口寄存器有效位。通過配置該寄存器，完成主機對外部存儲資源的窗口映射。

(2)由主機發起訪問外部存儲的讀寫操作，基地址由主機配置寄存器完成配置。

(3)更新窗口寄存器，執行下一次讀寫操作。

1.2 窗口遍歷存儲機制

為方便主機靈活高效地訪問存儲系統，允許主機發起單拍訪問/Burst讀寫訪問存儲系統，采用FIFO類型從通道接口作為調試通路設計基礎[6]。

存儲的不斷增大提高了系統性能，同時受限于主機的帶寬，無法作為對外部主機的全部可見，然而，通過窗口機制的設計，能夠實現主機對外部存儲空間的遍歷[7-8]。

窗口機制是主機通過配置窗口寄存器確定訪問存儲的基地址，結合主機從通路基地址寄存器，完成對外部存儲資源的地址映射關系。

根據存儲大小，在窗口寄存器的設計中確定寄存器的有效位數。主機配置寄存器的通路是通過從通道MEM類型實現，所以在完成窗口寄存器設計后，仍需實現從通道MEM類型接口到從通道FIFO類型接口的數據傳輸。保證在FIFO類型接口操作發起時，窗口數據已更新[9]。

1.3 輸出控制子模塊

輸出控制子模塊作為主機訪問存儲系統的核心邏輯，完成外部主機和存儲管理與控制單元的讀寫交互，實現外部主機通過存儲管理與控制單元完成對外部存儲的讀寫操作。通過跨時鐘域處理，實現存儲管理與控制單元的反饋信號以及PCI控制信號的控制及交互[10]。

1.3.1 寫操作的設計

主機訪問存儲系統的寫操作設計方法如下：

(1)判斷是否發生主機訪問存儲系統中通路的切換；

(2)如果檢測到發生了通路的切換且緩存內有未向存儲系統發送的數據時，將上一次寫操作的數據、地址、字節使能等信息寫入緩存內；

(3)如果未檢測到通路的切換，判斷本次操作；

(4)若本次操作為寫操作，判斷通路計數是否等于0，如本次操作為讀操作，將上一次寫操作的數據、地址、字節使能等信息寫入緩存內；

(5)若通路寫數據計數等于0，判斷本次操作的地址與上一次寫操作的地址是否連續，若通路寫數據計數等于16，則將上一次寫操作的數據、地址、字節使能等信息寫入緩存內，若不等于0且不等于16，則返回初始狀態；

(6)若本次操作訪問的地址與上一次寫操作訪問的地址連續，則繼續判斷是否寫入滿16個字；

(7)若寫滿16個字，則將32位下數據拼接成256位，并將本次寫操作的數據、地址、字節使能等信息寫入緩存內，若未寫滿，則返回初始態。

主機訪問存儲系統寫操作狀態如圖2所示。

1.3.2 讀操作的設計

主機訪問存儲系統的讀操作設計方法如下：

(1)主機發起讀操作后，判斷緩存是否為空；

(2)若寫隊列非空，則將寫隊列內數據寫入緩存，若寫隊列空，判斷本次操作是否為延遲讀；

(3)若為延遲讀，重試主機，并等待后端邏輯按照讀操作地址取回數據；

(4)若為立即讀，判斷本次讀操作地址是否在上一次讀操作地址的同一行內；

(5)讀重試中，若取回有效數據后，按照單拍或Burst操作類型，將256位數據拆分成若干32位數據，并將數據反饋給主機，回到初始化；

(6)若立即讀操作地址在上次讀操作的同一行內，則從緩存中取回數據，按照單拍或Burst操作類型，將256位數據拆分成若干32位數據，反饋給主機，回到初始化。

主機訪問存儲系統讀操作狀態示意如圖3所示。

1.3.3 內部緩存控制

緩存控制由兩部分設計實現：向主機發送請求和數據緩存、地址控制位緩存。

其中數據緩存通過DPRAM實現，地址控制位通過FIFO實現。

圖2 寫操作狀態示意圖

圖3 讀操作狀態示意圖

主機數據位寬32位，存儲系統接口數據位寬為256位，通過內建DPRAM存儲，將主機32位數據位寬拼接成256位數據位寬后存入DPRAM(若主機單字操作，則其余位補零)，待存儲管理與控制單元接到請求后，讀取該DPRAM內的數據，已完成外部主機對存儲管理與控制單元的數據寫操作[11-12]。

主機對存儲發起寫操作時，不僅要將數據準確地發送給存儲系統，還需要將地址等關鍵控制信息發送給存儲。將地址、字節使能以及窗口偏移地址拼接成48位數據壓棧到FIFO內，與數據同時發送給存儲系統，以保證主機讀寫數據的一致性[13-14]。

存儲控制狀態如圖4所示。

圖4 存儲控制狀態示意圖

2 結 論

通過主機接口設計，實現了主機對外部存儲資源的直接讀寫訪問，有效解決了低速低優先級主機接口訪問高速外部存儲時頻繁向外存發起請求，外部存儲頻繁仲裁而引起的效率及準確率過低的問題，大大提高了訪問效率，保證了前端設計的準確性。

3 結束語

通過主機訪問存儲系統來實現主機端對存儲器的直接讀寫訪問，通過32位寄存器，依據不同的外部存儲大小，選用不同有效位作為窗口結合PCI主機配置空間T1通路配置基地址寄存器，將主機對窗口的訪問映射到外部存儲資源，實現了通過窗口映射對外部存儲資源的遍歷訪問。一方面能夠在設計過程中確保整體功能的正確性，能夠以最快的時間通過主機對存儲的讀寫來定位問題，保證了設計進度及功能正確；另外，在芯片測試時也能夠提供更加直觀的存儲功能的判斷。然而受限于存儲系統數據位寬與主機接口數據位寬的不匹配以及存儲系統競爭機制中主機訪問的優先級問題，導致以往的設計中很少能夠實現由外部主機直接對片外存儲的有效讀寫訪問，因此該設計充分考慮了主機訪問存儲系統的操作類型、操作順序以及存儲對外部讀寫訪問的處理、競爭機制的特點，實現了在不限制外部主機操作類型、操作順序以及不影響存儲系統與其余功能單元的數據交互的前提下，由主機直接訪問存儲系統的功能，解決了日漸增加的外部存儲資源對前端設計造成的設計隱患，極大提高了前端設計驗證的效率，保證了前端設計功能的準確性。

[1] 蔡士杰，宋繼強，蔡 敏．計算機圖形學[M].第3版．北京：電子工業出版社，2007:10-21．

[2] 徐新海，林宇裴，易 偉．CPU-GPGPU異構體系結構相關技術綜述[J]．計算機工程與科學，2009，31(A1)：24-26．

[3] Wolf W．High performance embedded computing architectures,applications,and methodologies[M]．New York：Elsevier，2007．

[4] 128-bit processor local bus architecture specifications[M].[s.l.]:IBM,2004.

[5] Patnaik G,Corrigan A.Efficient utilization of a CPU-GPU cluster[C]//Proc of 50th AIAA aerospace sciences meeting including the new horizons forum and aerospace exposition.Nashville,Tennessee:[s.n.],2012.

[6] Rainald F C,Baum J D.Large-scale blast calculations on GPU clusters[C]//Proc of 50th AIAA aerospace sciences meeting including the new horizons forum and aerospace exposition.Nashville,Tennessee:[s.n.],2012.

[7] 賈 真，林 清.PCI總線應用設計與研究[J]．現代電子技術，2008,31(10):85-87．

[8] 馬安國，成 玉，唐遇星，等．GPU異構系統中的存儲層次和負載均衡策略研究[J]．國防科技大學學報，2009，31(5)：38-43．

[9] 王 鵬，伊 鵬，金德鵬，等．基于三級存儲陣列緩存高速數據包及性能分析[J]．軟件學報，2005，16(12)：2181-2189．

[10] 張立倩,白鳳山.基于PCI總線的數據傳輸系統設計[J].內蒙古大學學報:自然科學版,2005，36(1)：84-88.

[11] 張偉棟,王國慶,崔紅利.一種基于IP內核的PCI總線接口設計方法研究[J].航空計算技術,2008,38(5)：115-118．

[12] 柳 鈺,梅策香,吳繼俠.PCI總線從設備控制器的設計與實現[J].微計算機信息,2009,25(7-2)：278-280.

[13] 劉 鑫，許華榮.基于GPU的特征點提取與匹配算法比較[J].計算機輔助設計與圖形學學報，2013，25(10)：1496-1502.

[14] 劉海華，陳心浩.異步非透明PCI-PCI橋的應用研究[J].微計算機應用,2006,27(4)：478-480.

Design and Implementation of Window Traversal Mechanism of

MEM Unit Accessing by Target Device

(1.Aeronautics Computing Technique Research Institute,Xi’an 710068,China;2.Aeronautics Science and Technology Key Laboratory of Integrated Circuit and Micro-system Design,Xi’an 710068,China;3.Xi’an Modern Control Technology Research Institute,Xi’an 710065,China)

The computing system based on bus-interface structure has been occupied large amount of implementation.With the huge increasing complexity of computing system and its application,the demand in chip-out MEM units has been increased either.However,the increasing of storage resources and storage function correcting or not significantly increases the difficulty of the preliminary design verification work and affects the accuracy of the system.A new windows traversal method in achieving the fully accessing to MEM units under the bus-interface-structure is proposed.This method allows the host device to access to MEM unit without any limitations in size of MEM unit and operation frequency.According to windows updating,implementing the traversal access to storage system by the host,completing verification of external storage resources functions in the early stage of system design,the veracity of design and completeness of verification would be enormously improving.

computer system;host interface;target device;windows traversal

2015-06-16

2015-09-22

時間：2016-05-05

中國航空工業集團公司創新基金(2010BD63111)

馬 超(1984-)，男，工程師，研究方向為集成電路設計與驗證；田 澤,博士,研究員,中航首席技術專家，研究方向為SoC設計、嵌入式系統設計、VLSI設計。

http://www.cnki.net/kcms/detail/61.1450.TP.20160505.0814.004.html

TP39

A

1673-629X(2016)05-0135-04

10.3969/j.issn.1673-629X.2016.05.029