上電時間對衛星單機設計的影響分析

錢 威，張國勇，董 房，徐錫杰，盧 丹

（上海衛星工程研究所，上海 200240）

?

上電時間對衛星單機設計的影響分析

錢 威，張國勇，董 房，徐錫杰，盧 丹

（上海衛星工程研究所，上海 200240）

摘要：衛星整星測試時系統接口多，供電環境復雜，工作時需要嚴格按照時序進行開關機控制。文章結合典型故障案例進行了上電時間對單機設計、工作的影響分析，發現2類常見的異常現象：1）上電欠壓引起的狀態不可確定問題；2）上電時序不合理造成的單機數據異常問題。最后給出實用的排查方法供工程設計人員參考。

關鍵詞：衛星；上電時間；故障樹分析；整星測試

0 引言

為實現對衛星穩定可靠控制，目前各分系統設計中大量采用單片機和FPGA芯片來實現接口轉換和控制功能[1-3]。由于衛星分系統間接口種類多、工作時序要求高，整星測試環境與分系統單機單獨測試環境差異大，導致地面整星測試中暴露出許多由于上電時間問題引起的測試故障。

星地無線通道中，測控分系統與地面測控網一起完成對衛星的跟蹤測軌、遙測和遙控功能；數傳分系統接收載荷儀器探測數據，經處理后將射頻信號可靠地傳輸到地面，二者是衛星平臺重要組成部分，與其他分系統接口最為密切。鑒于測控分系統的重要性，單機大都采用冗余設計并對脈沖波形有嚴格要求。同時數傳分系統為滿足高碼率傳輸需要采用高速數據處理器FPGA、高速固態存儲器，整個系統對指令執行時間、執行順序也有嚴格要求。

本文結合測控和數傳分系統的2個典型故障分析上電時間對衛星單機設計的影響，并對上電測試異?，F象及其原因進行分析與總結。

1 上電時間過長對單機的影響分析

1.1異常現象

在某衛星整星電測試期間，發現測控分系統遙控終端乙機數據保護模塊上電初始遙測異常，單機大部分遙測異常；發送復位指令后，乙機數據保護模塊遙測恢復正常。

1.2故障樹分析

遙控終端研制從開始調試到裝星測試階段，各項試驗加/斷電數百次，沒有發生過遙測初態異常的現象，鑒定星在整星測試過程中發生的一次乙機數據保護模塊上電初始遙測異常，可能是由于整星上電電源特性[4]不同于單機獨立供電電源特性引起，外部因素可能性較大。故障樹如圖1所示[5-7]。

圖1　遙控終端乙機數據保護模塊上電初始遙測異常故障樹Fig. 1 The fault tree of the abnormal initiation for the Terminal B’s data protection module

1.3影響分析

整星上電時示波器采樣給出的波形如圖2所示，電源電壓在16V左右有大約70ms的過渡時間；單機單獨測試采用獨立供電時，電壓16V的過渡時間約為4ms，而電壓16V的過渡時間會影響單片機上電復位時間的寬度。單片機在上電復位過程中，器件的內部RAM、內部特殊寄存器、對外管腳需要進行配置，如果單片機上電過程中復位端的復位時間過短，可能會造成單片機上電復位后，器件的內部配置沒有達到最后穩定，引起上電遙測異常。經過查詢，單片機上電復位時間一般要求大于20ms，整星上電波形斜率不應小于170V/s，上電過程不能產生DC輸出振蕩。

圖2　整星電源上電波形Fig. 2 The waveform of the satellite power-up

圖3所示電路中54AC00芯片為兩輸入與非門；40106芯片實現信號反相功能；80C32單片機用于數據保護模塊的控制，工作前需要進行復位操作，復位信號為高電平且保持一定時間。電源上電時，復位電路是通過電阻電容積分電路來控制復位端復位時間寬度的。一般情況下，DC/DC輸出電壓剛建立時，由于電容C14兩端的電壓不能突變，須從0V開始充電；80C32器件的9腳剛上電時為高電平，當電容C14兩端的電壓上升到40106器件的高電平有效值時，80C32器件的9腳為低電平，單片機開始工作，設計復位時間為80 ms。

圖3　數據保護模塊上電復位電路Fig. 3 The power-up reset circuit of the data protection module

如果電壓16V的過渡時間延長，當電源剛上升到16V時，DC/DC輸出5V電壓，同時電容C14 從0V開始充電；當C14兩端的電壓上升到40106器件的高電平有效值時，80C32的RESET管腳由此前的高電平變為低電平，復位過程結束，80C32單片機開始工作。但是這一過程中，DC/DC可能會發生掉電再加電現象，也就是DC輸出振蕩，造成單片機再次復位：當單片機掉電時，C14上的電荷開始放電，使C14上的電壓下降，當下降到不能滿足40106器件的高電平有效值時，16V振蕩期內80C32單片機開始重新復位；當單片機再次加電時，由于C14本來有電荷，使得C14的起始充電電壓不是0V，故而其電壓上升到40106器件的高電平有效值的時間變短，80C32器件的復位端的脈沖也同時變窄，最終導致單片機復位時間不足。

2 上電時間、時序不合理對單機的影響分析

2.1異常現象

某遙感衛星進行載荷1次開機多次工作測試時[8]，除第1次工作數據外，其他數據不能恢復。

經過初步分析，錯誤數據有如下特征：

1）2次工作數據相接部分有數傳半幀出現；

2）2次工作數據相接部分插入3幀全零幀；

3）2次工作數據相接部分數傳幀計數回頭；

4）2個通道均發生錯誤；

5）地面數傳服務器遇到全零幀和幀計數回頭時引起處理異常，導致2個通道后續數據錯位，載荷無法合成數據。

2.2故障樹分析

考慮可能引起數傳全零幀和數據錯位的原因，建立故障樹如圖4所示。通過數據分析可知，地面設備驗證、指令時序調整可以將X1、X2、X3、X5、X6原因排除。數據處理器有產生全零幀以及幀計數變大的可能，但該故障現象需要半幀數據作為觸發條件，而開機時序控制不當會導致固存數據讀出時產生半幀，因此基帶接口X4不能排除。

圖4　載荷多次記錄數據不能恢復故障樹Fig. 4 The fault tree of non-recovery for the recorded payload data

2.3影響分析

記錄、回放模式控制流如圖5所示。

圖5　記錄控制流Fig. 5 The flowchart of the record time control

數據處理器的AOS單元接收載荷數據，進行格式編排后輸出給固存，輸入輸出共用1個64kByte（相當于64數傳幀）的緩存。數據處理器輸出至固存的接口如圖6所示。

固存接收到“固存寫”指令后，當Flag信號有效時記錄數據，首先將數據寫入輸入緩存，該緩存大小為24MByte（相當于24576數傳幀），當記滿24MByte數據時將緩存數據寫入固存的存儲區。當固存接收到“寫?！敝噶詈螅Ｖ瓜虼鎯^寫入數據，同時清空輸入緩存中的數據。

圖6　數據處理器輸出至固存信號時序Fig. 6 The timing signals of data processor’s output to the solid state memory

根據上述數據流和控制流可知，第1次工作時數據處理器開機2s后“固存寫”指令發出，此時數據處理器在加載FPGA[9-10]，輸出接口的Flag處于不受控狀態，固存根據Flag信號將記錄0.5s（理論值）的廢數據。由于固存讀完第1個存儲區數據后立即輸出第2個存儲區內容，在2次記錄數據連接處有半幀數據。數據處理器在收到半幀數據后啟動3幀保護機制，退出碼鎖定狀態，寫指針復位，導致2.1節所述現象的發生。

在后續測試中，將數據處理器開機和“固存寫”指令間隔拉大到4s后，未發生故障。

以出現該故障的數傳分系統為例，數傳下位機執行數據處理器開機時間誤差≤1.2s，數據處理器FPGA加載時間≤2.5s，“固存寫”指令發出最大提前0.5 s，將“固存寫”指令放在數據處理器開機后至少4.2s（1.2s+2.5s+0.5s）是合理的設計。根據該衛星工程實際，該值取為大于4.5s且小于6 s是合理可行的，其他型號設計人員可根據產品采用的具體芯片合理規劃單機執行時序。

3 結果與討論

由于整星測試環境接口復雜[11]，單機工作易受外界干擾，如出現單機研制階段沒有出現的問題或故障，考慮由接口或工作時序導致故障發生的概率較大。衛星由上電時間問題導致的故障大致分為2類：1）由于電源功率供給不足導致單機工作在欠壓狀態引起異常；2）由于各電路開機時序不合理造成單機工作異常。分析流程如圖7所示。

圖7　上電異常排查流程Fig. 7 The flowchart of power-up anomaly investigation

單機加電過程中可能出現明顯異常，也可能異常被掩蓋但是會繼續影響后續功能實現。當出現故障時，特別是在采用單片機或者FPGA實現控制功能且接口脈沖要求高、工作時序嚴格的情況下，如果能明確定位由于上電時間引起異常，可以按照上述方法排查；如果異常不明顯，可以采用故障樹分析法，逐步排查干擾因素。

4 結束語

衛星研制過程中經常出現由上電時間問題導致的單機工作異常，本文結合典型故障案例進行了上電時間對單機設計、工作的影響分析，發現2類常見的由上電時間引起的異?，F象并給出實用的排查方法，以期為工程設計人員提供解決思路。

參考文獻（References）

[1] Li Dianwei, Ma Yongkui. Pulse shaping based on FPGA and high speed DAC[J]. 電子器件, 2009, 32(3): 662-667

[2] Analog Devices Inc. Datasheet. 10-/12-/14-Bit, 1200 MSPS DACS AD9734/AD9735/AD9736[DB/OL]. Analog Devices Inc, [2010-10-13]. http://www.analog. com/cn/products/digital-to-analog

[3] 龐龍, 陳禾. 基于FPGA的數字脈沖壓縮系統實現[J].現代電子技術, 2010, 33(14): 190-192 Pang Long, Chen He. Implementation of digital pulse compression system based on FPGA[J]. Modern Electronics Technique, 2010, 33(4): 190-192

[4] 任亮, 李鴻飛, 楊楓, 等. 航天器電源母線紋波測試系統設計[J]. 航天器環境工程, 2014, 24(2): 208-211 Ren Liang, Li Hongfei, Yang Feng, et al. Design of the spacecraft power bus ripple measurement system[J]. Spacecraft Environment Engineering, 2014, 24(2): 208-211

[5] 黃旭峰. 拋物面天線接收時延抖動分析和對策[J]. 無線電通信技術, 2014, 40(3): 51-54 Huang Xufeng. Analysis on time-delay jitter from parabolic antenna and its countermeasures[J]. Radio Communications Technology, 2014, 40(3): 51-54

[6] 單長勝, 李于衡, 王荔斌. 在軌衛星異常報警和故障診斷方法研究[J]. 飛行器測控學報, 2011, 30(3): 6-10 Shan Changsheng, Li Yuheng, Wang Libin. Study on methods of abnormal alarm and fault diagnosis for in-orbit satellites[J]. Journal of Spacecraft TT&C Technology, 2011, 30(3): 6-10

[7] 安金坤, 田林, 趙建賀. 航天器地面無線測試鏈路中斷現象分析[J]. 航天器環境工程, 2014, 31(6): 660-662 An Jinkun, Tian Lin, Zhao Jianhe. The outage phenomenon of spacecraft in ground wireless test link[J]. Spacecraft Environment Engineering, 2014, 31(6): 660-662

[8] 尹奎英. 載荷圖像處理及地面目標識別技術研究[D].西安: 西安電子科技大學, 2011: 23-40

[9] Liu Xue, Deng Qingxu, Wang Zeke. Design and FPGA implementation of high-speed, fixed-latency serial transceivers[J]. IEEE Transactions on Nuclear Science, 2014, 61(1): 1847-1850

[10] 胡洪凱, 施蕾, 董暘暘, 等. SRAM型FPGA空間應用的抗單粒子翻轉設計[J]. 航天器環境工程, 2014, 31(5): 510-514 Hu Hongkai, Shi Lei, Dong Yangyang, et al. SEU-tolerant design for SRAM based FPGA on spacecraft[J]. Spacecraft Environment Engineering, 2014, 31(5): 510-514

[11] 汪靜, 陽彪, 劉艷麗, 等. 航天器低壓差分信號線束的電磁兼容性分析[J]. 航天器環境工程, 2014, 31(1): 97-101 Wang Jing, Yang Biao, Liu Yanli, et al. Electromagnetic compatibility of spacecraft low-voltage differential signaling bundle[J]. Spacecraft Environment Engineering, 2014, 31(1): 97-101

（編輯：馮 妍）

The influence of power-up time on satellite design

Qian Wei, Zhang Guoyong, Dong Fang, Xu Xijie, Lu Dan
(Shanghai Institute of Satellite Engineering, Shanghai 200240, China)

Abstract:Because of the multiple interfaces and the complex power supply condition, the strict time sequence control is needed when the satellite is being tested. In this paper, the impact of power-up time on the satellite is analyzed combined with typical trouble cases, then two common types of abnormal phenomena caused by it are found: 1) the undetermined states caused by the insufficient power supply, 2) the abnormal data caused by the power-up time sequence. Finally, a practical check method is suggested for engineering designers.

Key words:satellites; power-up time; fault tree analysis; system-level test

作者簡介：錢 威（1986—），男，碩士學位，主要從事航天器綜合測試研究。E-mail: 274240216@qq.com。

基金項目：衛星型號專項支持

收稿日期：2015-05-28；修回日期：2016-01-21

DOI:10.3969/j.issn.1673-1379.2016.01.014

中圖分類號：V416.6

文獻標志碼：A

文章編號：1673-1379(2016)01-0082-04