基于CDCE913鎖相環(huán)頻率合成器的設(shè)計(jì)

摘 要： 鎖相頻率合成技術(shù)以其突出的優(yōu)勢(shì)在信號(hào)發(fā)生器、變頻器等設(shè)計(jì)中有著廣泛的應(yīng)用。介紹了鎖相芯片CDCE913的工作特性、內(nèi)部結(jié)構(gòu)及其參數(shù)計(jì)算方法，給出了以CDCE913為核心的頻率合成器的設(shè)計(jì)方案、硬件原理圖和軟件程序設(shè)計(jì)。利用 CDCE913的鎖相環(huán)和分頻倍頻器產(chǎn)生較寬頻帶的頻率源，通過對(duì)實(shí)際電路調(diào)試和控制芯片程序的編寫，實(shí)現(xiàn)了輸出頻率可調(diào)。

關(guān)鍵詞： 鎖相環(huán)； 頻率合成器； CDCE913； 頻率源

中圖分類號(hào)： TN911.7?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）19?0089?03

Abstract： The phase?locked frequency synthesis technology with prominent advantages is widely used in the design of signal generator and frequency converter. The working characteristic， internal structure and parameter calculation method of the phase?locked chip CDCE913 are introduced. The design scheme， hardware principle diagram and software program design of the frequency synthesizer are given， which takes CDCE913 as the core. The phase?locked loop and frequency division multiplier of CDCE913 are used to generate the wideband frequency source. The adjustable output frequency was realized by means of the actual circuit debugging and control chips programming.

Keywords： phase?locked loop； frequency synthesizer； CDCE913； frequency source

現(xiàn)代通信系統(tǒng)中，為確保通信的穩(wěn)定與可靠，對(duì)通信設(shè)備的頻率準(zhǔn)確率和穩(wěn)定度提出了極高的要求。一般的振蕩器生成的信號(hào)頻率已很難滿足通信、雷達(dá)、測(cè)控、儀器儀表等電子系統(tǒng)的需求。而頻率合成技術(shù)可為通信設(shè)備提供大量精確且能迅速轉(zhuǎn)換的載波信號(hào)和本振信號(hào)。頻率合成技術(shù)中的鎖相式頻率合成技術(shù)具有穩(wěn)頻、雜散抑制好和調(diào)試簡(jiǎn)便等優(yōu)點(diǎn)，因而得到了廣泛的應(yīng)用[1]。本文以鎖相環(huán)芯片CDCE913為核心，設(shè)計(jì)了一種具有體積小、電路結(jié)構(gòu)簡(jiǎn)單、功耗低、性能良好的頻率合成器。

1 鎖相環(huán)頻率合成器的基本原理

鎖相環(huán)路主要由鑒相器（PD）、環(huán)路濾波器（LP）、壓控振蕩器（VCO）和可變程序分頻器組成，如圖1所示。

高穩(wěn)定度的參考振蕩信號(hào)[fR]經(jīng)過[R]次分頻后，得到頻率為[fr]的參考脈沖信號(hào)。同時(shí)，壓控振蕩器的輸出經(jīng)[N]次分頻后，得到頻率為[fv]的脈沖信號(hào)，兩個(gè)脈沖信號(hào)在鑒相器進(jìn)行頻率或相位比較。當(dāng)輸入信號(hào)和壓控振蕩器輸出信號(hào)之間的頻差為零，相位差不再隨時(shí)間變化，這時(shí)環(huán)路就會(huì)進(jìn)入鎖定狀態(tài)[2?4]。

2 基于CDCE913的鎖相環(huán)頻率合成器的設(shè)計(jì)

與實(shí)現(xiàn)

2.1 總體方案設(shè)計(jì)

根據(jù)鎖相環(huán)的基本原理，對(duì)幾種鎖相環(huán)芯片的參數(shù)和指標(biāo)分析比較后，選用具有單個(gè)鎖相環(huán)的芯片CDCE913，同時(shí)選用具有開漏模式的單片機(jī)STC15W4K58S4作為主控芯片，實(shí)現(xiàn)頻率合成器的設(shè)計(jì)。設(shè)計(jì)整體框圖如圖2所示[6?8]。

系統(tǒng)采用外部時(shí)鐘晶振作為CDCE913的參考頻率，同時(shí)通過STC15W4K58S4芯片驅(qū)動(dòng)鎖相環(huán)芯片CDCE913，可通過按鍵進(jìn)行手動(dòng)和自動(dòng)掃描的選擇，從而改變CDCE913的內(nèi)部參數(shù)，輸出所需的頻率。

2.2 CDCE913芯片介紹

CDCE913芯片是美國(guó)德州儀器公司生產(chǎn)的基于鎖相環(huán)的可編程時(shí)鐘合成器。其特點(diǎn)有：?jiǎn)我坏妮斎腩l率可以產(chǎn)生三個(gè)輸出時(shí)鐘頻率；每一個(gè)輸出頻率通過系統(tǒng)編程配置鎖相環(huán)，從而可以達(dá)到230 MHz；支持非易失性E2PROM編程，容易定制設(shè)備的應(yīng)用程序。相比于其他的鎖相環(huán)芯片，CDCE913具有低成本、高性能、體積小、內(nèi)部結(jié)構(gòu)和外圍電路簡(jiǎn)單的優(yōu)點(diǎn)[9]。CDCE913的內(nèi)部結(jié)構(gòu)原理圖如圖3所示。

2.3 STC15W4K58S4主控芯片介紹

STC15W4K58S4單片機(jī)是STC公司生產(chǎn)的單時(shí)鐘、寬電壓、高速、高可靠、低功耗、超強(qiáng)抗干擾的新一代8051單片機(jī)。內(nèi)部集成高精度R/C時(shí)鐘（±0.3%）和高可靠復(fù)位電路， 8路10位PWM，8路高速10位A/D轉(zhuǎn)換（30萬(wàn)次/s），內(nèi)置4 KB大容量SRAM。其所有I/O口均可由軟件配置成準(zhǔn)雙向口/弱上拉、推挽輸出/強(qiáng)上拉、高阻輸入或者開漏輸出功能。

因?yàn)镃DCE913的SDA/SCL需要3.3 V的電壓驅(qū)動(dòng)，可將相應(yīng)的5 V單片機(jī)I/O口先串一個(gè)[330 Ω]的限流電阻到3.3 V的CDCE913 I/O口，程序初始化時(shí)將5 V單片機(jī)的I/O口設(shè)置成開漏配置，斷開內(nèi)部電阻，相應(yīng)地CDCE913的I/O口外部加10 kΩ上拉電阻到3.3 V電壓上，此時(shí)高電平為3.3 V，低電平為0 V，輸入輸出一切正常[10]。電路連接如圖5所示。

2.4 硬件電路設(shè)計(jì)

本設(shè)計(jì)主要由芯片STC15W4K58S4、鎖相環(huán)芯片CDCE913、外部晶振和掃描方式選擇按鍵構(gòu)成。當(dāng)STC15W4K58S4接收到外部按鍵的操作命令時(shí)，STC15W4K58S4將通過SDA/SCL改變寫入CDCE913的參數(shù)，從而改變頻率輸出。硬件電路圖設(shè)計(jì)如圖6所示。

2.5 系統(tǒng)軟件設(shè)計(jì)

硬件電路設(shè)計(jì)完成之后，就要進(jìn)行系統(tǒng)的軟件設(shè)計(jì)。主控芯片STC15W4K58S4要控制CDCE913，需先將其I/O口設(shè)置成開漏模式，通過I2C總線對(duì)CDCE913內(nèi)部的參數(shù)進(jìn)行配置，也可由按鍵進(jìn)行手動(dòng)和自動(dòng)掃描的方式選擇輸出所需的頻率。具體流程圖如圖7所示。

4 結(jié) 論

基于CDCE913鎖相芯片和主控芯片STC15W4K58S4的鎖相頻率合成器設(shè)計(jì)方案，可以產(chǎn)生80～230 MHz頻率范圍的周期信號(hào)。此合成器可實(shí)現(xiàn)在頻率范圍內(nèi)的自動(dòng)、手動(dòng)掃描，并且功耗低、體積小、電路簡(jiǎn)單，能用于產(chǎn)生射頻通信系統(tǒng)中的本振信號(hào)和電子對(duì)抗中的干擾信號(hào)，在通信、雷達(dá)和儀器儀表等領(lǐng)域都有著廣泛的應(yīng)用前景。

參考文獻(xiàn)

[1] 黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2008.

[2] 吳洪天.鎖相環(huán)頻率合成器研究與設(shè)計(jì)[D].成都：電子科技大學(xué)，2013.

[3] 譚連敏.320 MHz低相噪鎖相頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2013.

[4] 劉穎.鎖相環(huán)中鑒相器和環(huán)路濾波器的設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2013.

[5] 周毅.基于鎖相環(huán)的頻率合成器設(shè)計(jì)[D].北京：北京工業(yè)大學(xué)，2010.

[6] 何其波.低相噪PLL頻率合成器的研制[D].武漢：華中科技大學(xué)，2013.

[7] 朱方明，張輝.基于AD9951的差分快速跳頻系統(tǒng)頻率合成器的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2008（2）：52?53.

[8] 單月忠，劉太君，葉焱，等.基于ADF4351的頻率源設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線通信技術(shù)，2014，40（6）：85?88.

[9] Texas Instruments. CDCE913 datasheet [EB/OL]. [2007?06?23]. http：//www.ti.com.cn/product/cn/CDCE913/datasheet.

[10] 丁向榮，陳崇輝.單片微機(jī)原理與接口技術(shù)：基于STC15W4K32S4系列單片機(jī)[M].北京：電子工業(yè)出版社，2015.