低電壓高線性5GHz折疊式低噪聲放大器電路設(shè)計(jì)

鄧桂萍

(空軍航空維修技術(shù)學(xué)院，湖南　長(zhǎng)沙　410019)

?

低電壓高線性5GHz折疊式低噪聲放大器電路設(shè)計(jì)

鄧桂萍

(空軍航空維修技術(shù)學(xué)院，湖南長(zhǎng)沙410019)

摘要：采用 0.18umCMOS工藝設(shè)計(jì)了一種低電壓折疊級(jí)聯(lián)式低噪聲放大器電路。該電路工作頻率為5GHz，通過(guò)改進(jìn)傳統(tǒng)的折疊式低噪聲放大器結(jié)構(gòu)，以及在柵極合理加上電感，整個(gè)電路的性能得到了改善。實(shí)驗(yàn)表明，電路能實(shí)現(xiàn)增益17.4dB，輸入反射系數(shù) S11為-15.1 dB，反向隔離S12為-25.3 dB，噪聲系數(shù) NF為1.2dB，三階輸入交調(diào)點(diǎn)IIP3為-3.8dBm。在0.6V的電源供電情況下，直流功耗為7MW。

關(guān)鍵詞：低噪聲放大器；折疊式；CMOS

近年來(lái)，隨著無(wú)線通訊產(chǎn)業(yè)的迅速發(fā)展，無(wú)線通信設(shè)備的需求日益擴(kuò)大，也在不斷的刺激CMOS射頻集成電路的快速發(fā)展。像無(wú)線局域網(wǎng)接收機(jī)、手機(jī)、無(wú)線傳感器等無(wú)線便攜式設(shè)備希望功耗也越低越好，電壓越低越好，因而低電壓低功耗設(shè)計(jì)將成為移動(dòng)通信系統(tǒng)的一大趨勢(shì)。低噪聲放大器作為RF前端接收機(jī)的一個(gè)關(guān)鍵部分，它的性能將直接影響整個(gè)接收機(jī)的性能。因此，對(duì)于低噪聲放大器的設(shè)計(jì)提出了更為嚴(yán)峻的挑戰(zhàn)，要求考慮多個(gè)性能指標(biāo)的折衷。包括為實(shí)現(xiàn)最大功率傳輸要求輸入輸出阻抗匹配，為盡量放大微弱的RF信號(hào)要求高的功率增益，為盡量避免大信號(hào)失真要求具有一定的線性度，以及為減小接收機(jī)的噪聲要求盡可能的減小低噪聲放大器的噪聲貢獻(xiàn)[1]。本文針對(duì)無(wú)線局域網(wǎng)，設(shè)計(jì)一款工作頻率為5GHz的低電壓改進(jìn)型折疊式級(jí)聯(lián)低噪聲放大器電路。

一、電路設(shè)計(jì)與分析

設(shè)計(jì)的工作頻率為5GHz的改進(jìn)型折疊式級(jí)聯(lián)低噪聲放大器電路如圖1所示。主電路采用傳統(tǒng)的折疊式級(jí)聯(lián)結(jié)構(gòu)，并進(jìn)行改進(jìn)。輸入端利用常見(jiàn)的源極電感負(fù)反饋結(jié)構(gòu)實(shí)現(xiàn)匹配，由電感L2提供偏置電壓，在原來(lái)一對(duì)NMOS管M1和PMOS管M2構(gòu)成折疊級(jí)聯(lián)結(jié)構(gòu)的基礎(chǔ)上再增加一個(gè)PMOS管M2，并在其柵極加上一個(gè)電感L4接地，從而降低電路的噪聲系數(shù)，增大輸出增益，改善電路的線性度，輸出端利用源極跟隨器實(shí)現(xiàn)輸出匹配，級(jí)間串聯(lián)電感L5實(shí)現(xiàn)耦合。

圖1　提出的折疊式低噪聲放大器結(jié)構(gòu)

1.輸入匹配電路分析

低噪聲放大器的設(shè)計(jì)過(guò)程實(shí)際上是好幾個(gè)設(shè)計(jì)目標(biāo)的折衷過(guò)程，比如噪聲、增益、線性度、功耗等等。在使用最為廣泛的超外差式接收機(jī)中，低噪聲放大器前面有一個(gè)預(yù)選濾波器，因?yàn)檫@種濾波器對(duì)終端阻抗的質(zhì)量是非常敏感，所以有一個(gè)性能好的輸入匹配是非常重要的。綜合目前的研究及應(yīng)用，主要的基本輸入結(jié)構(gòu)歸納起來(lái)可以分為四種，如圖2所示[2]。

在本設(shè)計(jì)中使用電感源極負(fù)反饋來(lái)實(shí)現(xiàn)輸入匹配，它是通過(guò)源極電感來(lái)產(chǎn)生輸入阻抗的實(shí)部，這個(gè)實(shí)部不是實(shí)際的電阻，在因此不引入實(shí)際噪聲的基礎(chǔ)上可實(shí)現(xiàn)與輸入信號(hào)源匹配的50 歐阻抗。再通過(guò)優(yōu)化負(fù)反饋電感的大小以及合理設(shè)置晶體管的尺寸和偏置，達(dá)到低噪聲和低功耗的目的。

圖2　幾種常見(jiàn)的LNA輸入結(jié)構(gòu)

2.折疊級(jí)聯(lián)電路分析

由于共源共柵級(jí)聯(lián)結(jié)構(gòu)能在比較高的工作頻段上提供比較高的增益及穩(wěn)定性，并能有效抑制密勒效應(yīng)，所以在以往的窄帶低噪聲放大器的放大電路部分中，用的最多的是共源共柵結(jié)構(gòu)。但是，這種結(jié)構(gòu)要求提供較高的電源電壓，為了滿足低電壓要求，可要求MOS管工作在亞閾區(qū)，而工作在亞閾區(qū)的MOS管偏置電流特別小，其增益不可能很大，且放大器的噪聲系數(shù)較大，非線性更嚴(yán)重，此外，還必須考慮器件參數(shù)匹配問(wèn)題。為避免進(jìn)入亞閾區(qū)，可以采用折疊技術(shù)[3]，如圖3所示。主要電路由一對(duì)NMOS管PMOS管構(gòu)成，其中NMOS管是主要用于放大作用的晶體管， PMOS管對(duì)頻率特性的要求不高，主要起隔離作用。隨著集成電路的工藝不斷提高，特征尺寸不斷縮小，PMOS管的截止頻率也足夠，已經(jīng)能滿足設(shè)計(jì)需求。傳統(tǒng)的折疊結(jié)構(gòu)在增益和線性度上不是很理想，為此，本設(shè)計(jì)提出改進(jìn)型折疊式級(jí)聯(lián)低噪聲放大器電路，即在原來(lái)一對(duì)NMOS管M1和PMOS管M2構(gòu)成折疊級(jí)聯(lián)結(jié)構(gòu)的基礎(chǔ)上再增加一個(gè)PMOS管M3，并在其柵極加上一個(gè)電感L4接地，NMOS管由電感L2提供偏置電壓，從而實(shí)現(xiàn)降低電路的噪聲系數(shù)，增大輸出增益，改善電路的線性度。

圖3　傳統(tǒng)的采用折疊結(jié)構(gòu)LNA

3.輸出匹配電路分析

4.低電壓技術(shù)分析

通常情況下，工作在模擬和射頻狀態(tài)的 NMOS 管其體端接地平面或源端。此時(shí)其閾值電壓可以表示為：

式中，是費(fèi)米能級(jí)， γ||||||Vbs是體源電壓。由上式可知， Vbs直接影響 NMOS 的閾值電壓，當(dāng) Vbs大于零時(shí)，第二項(xiàng)為負(fù)值，此時(shí) NMOS管的閾值電壓比體源電壓為0時(shí)的閾值電壓小[5]，即 Vth

深 N 阱工藝的 NMOS 外圍被 N 阱所環(huán)繞，能夠有效地將其內(nèi)部的 P 阱和外面的 P 襯底相隔離，如圖5所示。內(nèi)部的 P 阱可以設(shè)置成自己獨(dú)立的電位，通過(guò)改變 B 端的偏置電壓可以改變 MOS 管的閾值電壓。當(dāng)體端外接正電壓，而源端接低電平或地時(shí)，體端和源端之間的電壓形成了正電勢(shì)，因此閾值電壓要比 Vth0低，能克服一般情況下由于NMOS的體端和整個(gè)襯底相連接或者各個(gè) NMOS 連接在一起時(shí)源端和體端相互連接成地帶來(lái)的性能缺陷。這種技術(shù)稱之為襯底正向偏置技術(shù)。把襯底正向偏置技術(shù)引入到折疊結(jié)構(gòu)中，使得電路在電源電壓降低的情況下其他性能損失更小。

圖5　深N阱工藝 NMOS結(jié)構(gòu)

二、實(shí)驗(yàn)結(jié)果

根據(jù)圖1所示電路原理結(jié)構(gòu)，使用ADS軟件，采用TSMC公司的0.18umCMOS工藝，對(duì)該低噪聲放大器進(jìn)行模擬仿真，并進(jìn)行合理的與分析優(yōu)化。選擇合適的管子尺寸，M1為180um，M2為60um，M3為126um，M4為100um，再合理選擇電感、電容和電阻的參數(shù)值，在0.63V的電源電壓作用下，提出的LNA詳細(xì)模擬結(jié)果如表1所示。圖6(a)～(d)給出了噪聲系數(shù)，輸入反射系數(shù)，反向隔離度及增益隨頻率變化的趨勢(shì)的仿真結(jié)果。

圖6　仿真結(jié)果

[6][7][8][9][10]本文頻率(GHz)5.43.53.05.25.15電源電壓(V)1.81.20.60.60.40.63噪聲系數(shù)(dB)33.64.73.375.31.2功耗(mW)2.71.660.41.081.037增益(dB)2112.39.11010.317.4S11(dB)-10<-18<-13-13.4-17.7-15.1S12(dB)--34<-13---25.3IIP3(dBm)-23-7.5-11-8.6--3.8工藝(um)0.180.180.130.180.130.18

三、結(jié)論

本文在改進(jìn)傳統(tǒng)的折疊式低噪聲放大器結(jié)構(gòu)以及在柵極合理加上電感的基礎(chǔ)上，提出了一個(gè)工作于5GHz的CMOS超寬帶低噪聲放大器，使用ADS軟件采用TSMC0，18umCMOS工藝進(jìn)行實(shí)驗(yàn)仿真。結(jié)果表明，該低噪聲放大器結(jié)構(gòu)在電源電壓0.63V情況下，電路能實(shí)現(xiàn)增益17.4dB，輸入反射系數(shù)為-15.1 dB，反向隔離度為-25.3 dB，噪聲系數(shù) 為1.2dB，三階輸入交調(diào)點(diǎn)為-3.8dBm。在0.63V的電源供電情況下，直流功耗為7mW。

參考文獻(xiàn)：

[1]鄧桂萍,王春華. 超寬帶低噪聲放大器線性化技術(shù)綜述[J].微電子學(xué),2014,(1).

[2]鄧桂萍. CMOS低噪聲放大器的研究[D].湘潭:湘潭大學(xué),2007.

[3] Karimi, G. R., & Nazari, E. An ultra low voltage amplifier design using forward body bias folded cascode topology for 5 GHz application[J]. In IEEE conference on industrial electronics and applications，2010，1838～1842.

[4] Habib Rastegar, Saeed Saryazdi, Ahmad Hakimi.A low power and high linearity UWB low noise amplifier (LNA) for 3.1-10.6 GHz wireless applications in 0.13mm CMOS process[J].Microelectron. J, 2013 ，(44) .

[5] Wen Wang,Chunhua WANG. Capacitor Cross-Coupled Fully-differential CMOS Folded Cascode LNAs with Ultra Low Power Consumption[J]. Wireless Pers Commun,2014, 78.

[6] Walling, J. S., Shekhar, S., Allstot, D. J. A gm-boosted current-reuse LNA in 0.18um CMOS[J]. InIEEE radio frequency integrated circuits (RFIC) symposium，2007.613～616.

[7] Wei, M.-D., Chang, S.-F., et al. A CMOS fully-differential current-reuse LNA with gm-boosting technique[J]. In European microwave integrated circuits conference，2011. 378～381.

[8] Lee, H., & Mohammadi, S. A 3GHz subthreshold CMOS low noise amplifier[J]. In IEEE radio frequency integrated circuits (RFIC) symposium,2006.

[9] Hsieh, H.-H., Wang, J.-H., et al. Gain-enhancement techniques for CMOS folded Cas-code LNAs at low-voltage operations[J]. IEEE Transactions on Microwave Theory and Techniques, 2008,(8)56:1807～1816.

[10] Wu, D., Ru, H., et al. A 0.4-V low noise amplifier using forward body bias technology for 5 GHz application[J]. IEEE Microwave and Wireless Components Letters, 2007,(43):543～545.

文獻(xiàn)標(biāo)識(shí)碼：A

中圖分類號(hào)：TN7

基金項(xiàng)目：湖南省教育廳科學(xué)研究項(xiàng)目(12C0918)；空軍航空維修技術(shù)學(xué)院項(xiàng)目(YC1203)

收稿日期：2015-06-18

文章編號(hào)：2095-4654(2016)01-0024-03