一種低誤碼率的調制解調系統設計

西華師范大學電子信息工程學院　楊　湲　肖順文

?

一種低誤碼率的調制解調系統設計

西華師范大學電子信息工程學院楊湲肖順文

【摘要】根據FSK調制解調的原理，設計了調制解調系統，并在此系統上增加了信號跟蹤模塊，使得解調具有低門限特性，因此降低了數字信號解調時的誤碼率。本系統調制模塊采用頻率鍵控法設計，信號跟蹤模塊采用類似鎖相環的方法實現，解調模塊利用過零檢測法實現，調制解調模塊在之前的設計中已做出，本文主要著重實現信號跟蹤以及低誤碼率解調功能。仿真結果表明：在調制解調系統加上信號跟蹤模塊以后，解調信號波形具有低誤碼率，高穩定性的特點。

【關鍵詞】移頻鍵控；信號跟蹤；過零檢測法；低誤碼率

0　前言

由于數字信號在傳輸過程中容易受干擾，干擾后容易產生誤碼現象，因此為了降低誤碼率，設計了信號跟蹤模塊。本文的調制解調模塊均是采用文獻[1]的設計即FSK調制模塊和過零檢測法實現的解調模塊[2,3]。在之前的設計基礎上，添加了信號跟蹤模塊，信號跟蹤模塊的輸出與調制信號保持同步，實現了信號的跟蹤功能，使解調模塊具有低門限特性，降低了解調的誤碼率，使本設計系統具有更高的穩定性，優化了之前設計的調制解調系統，同時本設計中調制、跟蹤、解調系統均采用頂層方法實現，簡化了設計的復雜性、加快了設計與運行速度[1,4,5,6]。

1　調制、跟蹤、解調原理

本設計中調制解調系統采用文獻[1]的設計，即調制利用數字基帶信號去控制選擇開關來改變輸出的頻率成分，從而實現FSK調制[1,7]，而解調則采用易于實現的過零檢測法，即在一個單位時間內，檢測信號波形通過零電平軸的次數來判斷相關的頻率成分[1,8]。本設計中難點就是實現信號跟蹤，信號跟蹤模塊是在鎖相環的理論基礎上優化產生的。跟蹤模塊類似鎖相環，卻不同于鎖相環的結構，其本質即是實現位同步，根據鑒相器輸出的結果，不斷地調整跟蹤模塊的輸出，使跟蹤模塊的輸出與調制信號保持同步[6,9]。由于本設計采用高頻傳輸數字信號，低頻成分較少，為了減少了仿真運行時間，因此本設計中沒有加入低通濾波電路。信號跟蹤模塊是由鑒相器、雙向時鐘源、脈沖加減控制電路、以及2分頻器構成。其中鑒相器是由異或門組成，雙向時鐘源是由D觸發器和一些門電路構成，脈沖控制電路、2分頻電路均是采用文本設計[6,10]。尤其是脈沖控制電路，它不同于鎖相環的脈控電路，它是由一些邏輯關系采用文本設計組成，能夠更好的實現脈沖加減。

2　調制、跟蹤、解調電路結構

調制、跟蹤、解調電路結構如圖1所示，基帶信號輸入到調制模塊，在CLK，CLR信號作用下，輸出調制信號。調制信號輸入到跟蹤模塊，在CLK作用下，跟蹤模塊便產生一個與調制信號保持同步的跟蹤信號，跟蹤信號輸入到解調器中，在CLK，CLR作用下，輸出解調信號。采用跟蹤信號作為解調模塊的輸入信號，使得解調模塊具有低門限特性，降低了解調時的誤碼率[4]。

圖1　調制、跟蹤、解調電路結構

3　調制、跟蹤、解調硬件電路

3.1跟蹤模塊設計

3.1.1鑒相器設計

鑒相器是由一個異或門構成，原理圖及仿真模塊如圖2所示，fsk為調制器輸出的調制信號，fout為跟蹤模塊輸出的反饋信號，sel為相位差信號，a、b為輸出的超前、滯后信號[11,12]。

圖2　鑒相器原理圖

3.1.2時鐘源模塊設計

時鐘源模塊的作用是產生兩路相位差為180度，占空比為25%的高頻信號，給脈沖加減模塊提供兩個信號輸入端[13]。其原理圖以及仿真模塊如圖3所示，CLK為時鐘信號輸入端，e、f分別為兩路相差為180度的高頻信號輸出端。

圖3　時鐘源原理圖

3.1.3脈沖加減控制模塊設計

脈沖加減控制模塊是由鑒相器、時鐘源、脈沖加減設計邏輯(脈控模塊)組成，脈控模塊在a、b、sel、e、f信號的作用下控制脈沖的加減。其原理圖以及仿真模塊如圖4所示，outt為輸出的進行了加減變化的脈沖信號[14,15]。

圖4　脈沖加減控制原理圖

3.1.4跟蹤模塊構建設計

跟蹤模塊是由脈沖加減控制模塊與2分頻模塊組成，2分頻電路將脈沖加減控制模塊輸出的outt信號進行2分頻，其原理圖以及仿真模塊如圖5所示，clkout為輸出的跟蹤信號，也為脈沖加減控制模塊的反饋信號。

圖5　跟蹤模塊原理圖

3.2調制、跟蹤、解調系統設計

解調模塊是采用文獻[1]中的解調設計，調制、跟蹤、解調原理圖如圖6所示，jietiao為輸出的解調信號。

圖6　調制、跟蹤、解調模塊原理圖

4　調制、跟蹤、解調仿真結果

調制、跟蹤、解調設計仿真圖如圖7所示，跟蹤模塊輸出的clkout信號在CLK、CLR作用下經過解調模塊,輸出jietiao信號。從仿真圖看出，輸出信號和輸入信號波形完全一致，誤碼率低，系統具有非常高的穩定性。

圖7　調制、跟蹤、解調仿真結果

5　結論

本設計是在之前的調制解調系統上，增加了信號跟蹤模塊，信號跟蹤實現了對調制信號的同步功能，降低了解調時由于干擾而產生的誤碼現象的概率，優化了系統的結構，并且提高了系統穩定性。

參考文獻

[1]楊湲,肖順文,鄒貴祥,易歡,李怡琳.基于FPGA的FSK調制解調系統設計[J].數字技術與應用,2014:161-164.

[2]張志聰.2FSK解調器前端設計[D].四川成都:電子科技大學,2010:3-4.

[3]周志法,艾文,張堯琴.基于FPGA的2FSK數字信號調制解調[J].電子科技,2012,25(3):121-123.

[4]季仲梅,王大鳴.通信中的同步技術及應用[M].北京:清華大學出版社,2008.

[5]龐浩,姐云霄,王贊基.一種新型的全數字鎖相環[J].中國電機工程學報,2003:38-39.

[6]帥旗.基于FPGA的全數字鎖相環的設計與實現[D].大連:大連理工大學,2013:6-16．

[7]段吉海,黃智偉.數字通信系統建模與設計[M].北京:電子工業出版社,2004.

[8]周志法,艾文,張堯琴.基于FPGA的2FSK數字信號調制解調[J].電子科技,2012,25(3):121-123.

[9]楊小牛,樓才義,徐建良.軟件無線電技術與應用[M].北京:北京理工大學出版社,2010.

[10]張成.基于的全數字鎖相環的設計與實現[D].合肥:合肥工業大學,2010:5-13．

[11]周群.基于FPGA技術的相位頻率跟蹤方法的研究[D].北京:北京化工大學,2009:45-46．

[12]王華軍.基于FPGA的新型全數字鎖相環的設計與實現[D].成都:電子科技大學,2015:11-15．

[13]嚴冬.基于VHDL語言的數字鎖相環的設計與實現[J].中國科技論文在線,2007,5(2):436-437.

[14]王杰敏,楊虹.全數字鎖相環的設計[J].通信電源技術,2009,26(3): 40-41.

[15]蒲曉婷.全數字鎖相環的設計及分析[J].現代電子技術,2008,5: 173-174.

楊湲（1991—），女，四川廣安人，西華師范大學電子信息工程學院碩士究生，主要從事軟件無線電、EDA、SOPC等應用技術方面的研究工作。

肖順文（1970—），男，四川金堂人，西華師范大學電子信息工程學院教授，主要從事軟件無線電、EDA、SOPC等應用技術方面的研究工作。

(1)二階RLC仿真電路的構建

利用Multisim10.0分別搭建RLC串聯電路中電容電壓、電感電壓測試電路和電流測試電路分別如圖2所示，圖2中示波器XSC1的通道A測試電容電壓，通道B測試電感電壓，示波器XSC2的通道A測試電流給定L=1H，C=1F。

搭建電路時，在Multisim元件庫中選擇相應元件及測試儀器，構建測試電路，通過改變電阻R的取值，研究三種情況下的電路特性。

通訊作者：

作者簡介：

基金項目：四川省教育廳科研基金重點項目（15ZA0145）。