集成電路可測試性的設計與實現

馬華澤

摘 要集成電路在現代生活中占有極其重要的地位，可測試性是集成電路發展過程中十分重要的一個方面。本文從集成電路測試的作用和特點出發，分析了集成電路可測試性的設計方法以及實現過程，所得結果可以作為相關方面的參考。

【關鍵詞】集成電路 可測試性 測試 設計

1 前言

隨著經濟社會的不斷發展，集成電路的應用越來越廣泛，在經濟生活中的地位也越來越重要。集成電路從出現至今，也才不過幾十年的歷史，但是已經深入到國民經濟的方方面面，也與我們的生活密不可分。一般而言，集成電路主要包括設計、生產、封裝和測試四個方面，其中集成電路測試貫穿在集成電路應用的全過程，是實現集成電路產品高質量的重要保證。因此，測試在集成電路生產過程中占有十分重要的位置。集成電路的測試不同于常規的電路檢測，測試過程要復雜得多，而且對測試效率的要求也更高，尤其是可測試性，更是一個嶄新的問題。因此，需要深入研究集成電路的可測試性。

2 集成電路測試的作用和特點

由于集成電路的特殊性，其測試具有的作用是不言而喻的，因此，任何集成電路生產出來后都要進行測試。

2.1 集成電路測試的作用主要包括以下方面

2.1.1 驗證設計的正確性

由于集成電路的規模日益龐大，設計也越來越復雜，因此只有經過相應的測試才能檢驗集成電路設計的正確與否，這也是測試的首要作用。

2.1.2 檢驗產品的可靠性

由于集成電路的復雜性，其每一個環節都可能出現錯誤，并由此導致產品的不合格。因此，集成電路產品只有經過嚴格的測試后才能出廠。

2.1.3 降低運行維護的成本

由于集成電路在運行過程中不可避免的會出現故障，為了盡快查找故障，也需要進行相應的測試。這樣的測試可以定期或者不定期的進行，結合測試的結果進行相應的維護，這樣就可以降低運行維護的成本。

2.2 由于集成電路不同于普通的電路，因此集成電路的測試也具有其自身的特點，主要包括這樣兩個方面

2.2.1 集成電路測試的可控性

對一個完整的集成電路而言，只要給定一個完備的輸入信號，一般都會有一個完備的輸出信號相對應。也就是說，集成電路的輸入和輸出信號之間存在著某種映射關系，因此，可以根據信號的對應關系得到相應的邏輯。也就是說，這樣的測試是可控的。

2.2.2 集成電路測試的可測試性

集成電路的設計，是要實現一定的邏輯行為功能。如果一個集成電路在設計上屬于優秀，從理論上可以實現對應的邏輯行為功能，但卻無法用實驗結果加以證明，那么這個設計是失敗的。因此，可測試性對于集成電路來說是十分重要的。可測試性就是指集成電路的邏輯行為能否被觀察到，也就是說，測試結果必須與集成電路的邏輯結構相對應。

3 集成電路可測試性的設計方法

可測試性設計是一項十分重要的工作，它是指集成電路在設計出來之后要便于測試，這樣可以降低測試的難度和成本。由于集成電路在封裝完成后，內部的節點不能被外部接觸，因此節點上的故障不容易檢測，所以要提高集成電路的可測試性。在這個過程中，主要通過結構設計來完成集成電路的功能設計，以此來提高集成電路內部節點的可觀測性和可控制性，從而實現可測試性設計。一般來講，有三種方法，即功能點測試、掃描測試和內建自測試。

3.1 功能點測試

功能點測試是針對已經生產出來的集成電路而提出來的，他主要用于某些單元的測試。功能點測試也有很多種方法，可以采用條塊化分割、功能塊分布以及網狀結構等，每種方法都有各自的優缺點。條塊化分割雖然簡單方便，但是不利于系統的集成，費用也會增加。功能塊分布雖然可以增加測試點，但是會增加輸入輸出端口，而且還要設計各種模塊，一般只能提高集成電路的可控制性。網狀結構基本上綜合了上述兩種方法的優點，可以比較方便的進行測試，但是它的缺點在于布局過于復雜，效率不高。

3.2 掃描測試

掃描測試是指通過建立一個寄存器鏈來測試集成電路的方法。在建立寄存器鏈的過程中，需要將集成電路中的寄存器全部串聯起來，并將時序元件和組合元件分隔開來，這樣在測試的時候，就可以將外部輸入端通過移位寄存鏈掃描進集成電路內部，增加了集成電路的可控制性。另一方面，所產生的響應也可以通過移位寄存鏈掃描輸出，增加了集成電路的可觀測性。根據掃描的方式，掃描測試大致可分為三種，即全掃描測試、部分掃描測試和邊界掃描測試，每種方式都各有優缺點。全掃描測試的優點是可以全面地測試集成電路，缺點是效率不高。部分掃描測試的優點是可以降低測試的費用，缺點是有可能會漏掉部分故障。邊界掃描測試基本上綜合了前面的優點，在全面測試集成電路的基礎上也提高了效率，缺點是設計比較復雜。

3.3 內建自測試

相對于前面兩種測試方法，內建自測試的主要工作是想辦法在集成電路內部進行測試，即整個測試工作在集成電路內部完成。在建立內建自測試的過程中，需要將集成電路劃分成很多個小塊，測試工作針對每個小塊進行。這樣做的最大優點就是不需要從集成電路外部進行測試，并且隨時可以進行在線測試，還可以通過一定的軟件進行控制，十分方便。

4 集成電路可測試性的實現過程

從集成電路可測試性的設計方法可以看出，要實現集成電路的測試，可以有多種途徑，但是每種方法都有其適用性，因此需要根據具體情況來進行相應的設計和選擇。另外，隨著科技的不斷發展，也有不少公司開始推出多種實用的測試工具，比如Mentor公司的Fast scan可以用于全掃描測試；Flex test則可以用于部分掃描測試；BSD Architect可以用來進行邊界掃描測試。只要綜合運用好這些相應的工具，就可以實現集成電路的可測試性。

5 結束語

集成電路可測試性是一項十分重要而又復雜的工作，需要進行精心的設計，也需要通過一定的工具來實現。另外，隨著集成電路規模與功能復雜性的不斷提高，使得可測試性設計面臨更大的挑戰，這就需要我們進行更加深入的研究。

參考文獻

[1]沈緒榜.RISC及后編譯技術[M].北京：清華大學出版社，1994.

[2]康華光.電子技術基礎[M].北京：高等教育出版社，1999.

[3]牛風舉，劉元成，朱明程.基于IP復用的數字IC設計技術[M].北京：電子工業出版社，2003.

[4]Alfred L.Crouch.數字集成電路與嵌入式內核系統可測試性設計[M].北京：中國電力出版社，2004.

作者單位

吉林大學 吉林省長春市 130000