基于ΔVGS高階溫度補償的高精度CMOS帶隙基準源*

陳培騰，王衛東，黎官華

（桂林電子科技大學信息與通信學院，廣西桂林541004）

基于ΔVGS高階溫度補償的高精度CMOS帶隙基準源*

陳培騰，王衛東*，黎官華

（桂林電子科技大學信息與通信學院，廣西桂林541004）

利用兩個工作在亞閾區的MOS管的柵源電壓差ΔVGS產生高階補償量，對傳統的BJT帶隙基準源進行高階溫度補償。設計一種基于ΔVGS高階溫度補償的高精度CMOS帶隙基準。電路基于CSMC 0.5 μm標準CMOS工藝設計，仿真結果表明：在5 V電源電壓下，基準輸出電壓為1.258 V；在-40℃～125℃的溫度范圍內，溫度系數為1.24×10-6/℃；低頻時電源抑制比PSRR為-68 dB；電源電壓在3.5 V～6.5 V范圍內工作，線性調整率為0.4 mV/V。適用于高精度帶隙基準源。

帶隙基準（BGR，Bandgap Reference）；亞閾區；低溫度系數

隨著集成電路工藝的發展和電源電壓的降低，基準電壓源是模擬和混合信號集成電路的重要基本單元模塊，在電路系統中能夠提供高精度的基準電壓，被廣泛應用于DAC、ADC、DC-DC、振蕩器等電路中。帶隙基準源的精度，在某種程度上直接影響到芯片，甚至整個電路系統的性能。因此，設計一個高精度的基準源具有十分重要的意義［1］。

傳統的帶隙基準源已經不能滿足高精度系統的需求，為了提高CMOS帶隙基準電壓源的精度，人們提出了很多種補償技術。Rincon-Mora和Allen提出了分段線性方法取消VBE的非線性溫度特性；Ka Nang Leung等提出通過不同類型的工藝電阻進行非線性高階補償；Andreou［2］提出兩種溫度系數相反的電流來實現高階補償。本文利用兩個工作在亞閾區的MOS管的柵源電壓差ΔVGS相對于傳統的帶隙基準源具有相反的高階溫度系數，設計了一種高精度的CMOS帶隙基準源。

1　傳統的帶隙基準源（BJT BGR）

對于一個雙極型晶體管，其集電極電流IC與基極-發射極電壓VBE的關系為：

其中，IS為雙極型晶體管的飽和電流；VT是熱電壓；Eg為Si的帶隙能量；m為電子遷移率的溫度指數；b為常數。根據式（1）可以得到VBE的溫度系數為：

收稿日期：2015-07-25修改日期：2015-09-07

根據經驗值，當 VBE≈750 mV，T=300 K時，?VBE/?T=-1.5 mV/°C。則VBE具有負的溫度系數。

如果兩個雙極型晶體管工作在不相等的電流密度下，那么他們的基極-發射極電壓之差ΔVBE就與絕對溫度成正比。假設兩個相同的晶體管（IS1=IS2），集電極電流分別為NI0和I0，其中N是晶體管Q2和Q1的發射極面積比。忽略他們的基極電流，那么：

所以ΔVBE為正的溫度系數。

帶隙基準源的工作原理是利用兩種具有相反溫度系數的量以適當的權重相加后，得到一個零溫度系數的輸出電壓。傳統的帶隙基準源如圖1所示，其基于VBE和ΔVBE具有相反的溫度系數，用ΔVBE正的溫度系數補償VBE負的溫度系數，從而得到具有較低溫度系數的輸出電壓［3］。

圖1　傳統的帶隙基準源

其中M1、M2和運放構成一個負反饋，使得X和Y點的電位相等。M1、M2和M3構成電流鏡，假如M1、M2、M3的寬長比相等，那么各電流為

那么輸出電壓為：

由式（5）可知，只要選取適當的R1、R2和N的值即可得到與溫度無關的Vref。

2　基于MOS亞閾值特性的基準源（MOS BGR）

基于MOS亞閾值特性的帶隙基準源如圖2所示［4］。工作在亞閾區的NMOS管的亞閾值電流ID可表示為：

其中VGS是柵源電壓；Vth是閾值電壓；k為玻爾茲曼常數；q為單位電子電荷量；T為絕對溫度；VDS為漏源電壓；Cox為單位面積柵氧化層電容；μn為載流子遷移率；W/L為寬長比；n與工藝相關的參數。

圖2　基于MOS亞閾值特性的帶隙基準源

當 VDS?時，式（6）中的最后一項約等于1，可以省略掉，則式（6）可以表示為：

由式（7）可得：

則兩個不同MOS管的柵源電壓差可以表示為：

流過電阻R1的電流為：

當 M1、M2和 M3的寬長比相等時，即（W/L）1=（W/L）2=（W/L）3，則I1=I2=I3=IR1，那么基準源的輸出電壓為：

MOS管的柵源電壓VGS具有負的溫度系數，兩個不同MOS管的柵源電壓差ΔVGS具有正的溫度系數。從式（11）得到通過調整R1和R2，可以得到溫度系數較小的Vref。

3　帶隙基準源的高階溫度項分析

傳統的帶隙基準源只是進行一階溫度補償，而二階以上的非線性高階項在高精度基準源中扮演中很重要的作用，為了得到更高精度的基準電壓，需對基準源進行高階補償。

假如考慮VBE的高階溫度項［5］，VBE的表達式可以表示為：

其中T0為參考溫度，T為絕對溫度，x為集電極電流與溫度相關的參數，n是與工藝相關的參數，VG（T）是絕對溫度時的帶隙電壓，其表達式如式（13）所示：

其中VG0、b、c都是正數。當集電極電流Ic與溫度成正比例時，式（12）中的x等于1，此時可以得到VBE（T）新的表達式：

把式（14）代入式（5）中，消去一階溫度項，得到Vref的高階溫度項 f（）T：

在T0處對f（T）泰勒級數展開得：

二階溫度項是高階非線性很重要的部分，n一般的取值在3～4之間，從式（16）中可以看出二階溫度項的系數是負的，因此傳統的帶隙基準源的輸出基準電壓曲線如向下的拋物線一樣，其曲線如圖3（b）所示。

圖3　改進型帶隙基準源的溫度補償原理圖

分析基于MOS閾值特性的基準源的高階效應，發現主要是受到式（6）中參數n的影響，n是溫度的函數，n的泰勒級數展開如式（17）所示：

從式（18）中可以看出ΔVGS的二階溫度項系數是正的，因此其溫度曲線如二階向上的拋物線，如圖3（a）所示。

4　改進型的帶隙基準源

從上述分析發現MOS BGR和BJT BGR具有相反的二階溫度項系數，兩個BGR通過適當的權重相加，二階溫度項系數可以消除同時三階溫度項系數減小，補償原理如圖3所示。分析得到ΔVBE具有正的一階系數，VBE的一階、二階、三階系數都是負的，ΔVGS的一階、二階、三階系數都是正的，因此本設計基于三者合適的權重相加，相互進行補償，得到改進后的帶隙基準源，整個基準源電路由啟動電路、帶隙核心電路和補償電路3部分組成，其電路原理圖如圖4所示。

圖4　改進型帶隙基準源的原理圖

在帶隙核心電路中，Q1發射極面積是Q2的N倍，運放使得A點和B點的電位相等。（M1-M3）的寬長比相等，即I1為：

同理，在溫度補償電路中C點和D點的電位相等。（M4-M6）的寬長比相等，N3和N4工作在亞閾區。令

則I2為：

則帶隙的輸出電壓Vref為：

式（22）中VBE具有負的溫度系數，而中括號中既包含了正的一階溫度項，也包含正的高階溫度補償項，通過調整R1、R2、R3可以得到更高精度的基準電壓。

4.1啟動電路

啟動電路原理圖如圖4所示，由M1、M2和M7以及電容C構成。在電路上電瞬間，C開始充電，M1導通，驅動M1、M2組成的電流鏡開始工作。M2、M7共同構成一個反相器，電路穩定后，M2、M7的柵極電壓升高，M1柵極電壓變為低電平，工作在截止狀態，啟動電路停止工作。

4.2運算放大器

本設計采用基于電流鏡輸入的共源共柵放大器，其電路如圖5所示。

圖5　基于電流鏡輸入的共源共柵放大器

整個運放一共有兩級，第1級為基于電流鏡輸入的共源共柵結構。M8、M9是差分輸入對管，M2是尾電流源。N1和N7、N2和N8分別構成電流鏡，提高運放的第1級增益。M4、M6、M11、M12構成一個低壓共源共柵電流鏡。第2級有M7和N10組成，可以增加放大器的輸出擺幅。

5　仿真結果與分析

基于 CSMC 0.5 μm標準 CMOS工藝，采用Cadence Spectre對改進型的帶隙基準源進行仿真優化。5 V電源電壓工作下，對帶隙基準源在-40℃～125℃的溫度范圍內進行掃描。帶隙基準輸出電壓的溫度特性曲線如圖6所示。

圖6　帶隙基準輸出電壓的溫度特性曲線

仿真結果表明：其溫度系數為1.24×10-6/℃，適用于高精度基準源。

圖7為帶隙基準的電源抑制比曲線，在低頻時PSRR為-68 dB，表明該電路具備良好的電源噪聲抑制性能。

圖7　改進型帶隙基準的電源抑制比曲線

在27℃室溫條件下，對帶隙基準進行3.5 V～6.5 V的電源電壓掃描，輸出電源隨電源電壓的特性曲線如圖8所示，其線性調整率為0.4 mV/V，表明電源電壓對基準輸出的影響很小。

圖8　改進型帶隙基準的電源特性曲線

表1為本設計改進型的帶隙基準源與文獻［4］和文獻［7］的性能比較結果，改進型的基準源的溫度特性和電源抑制能力優于文獻［4］和文獻［7］。本設計基準源的版圖如圖9所示。

表1　帶隙基準源性能比較

圖9　改進型帶隙基準源的版圖

6　總結

本文通過分析傳統的帶隙基準源，對帶隙基準源進行了改進。利用ΔVBE、VBE和ΔVGS三者的溫度特性進行相互補償，設計高階溫度補償的高精度帶隙基準源。改進后的帶隙基準源的性能有了很大的改善，其溫度系數1.24×10-6/℃，低頻時電源抑制比PSRR為-68 dB，線性調整率為0.4 mV/V，適用于高精度基準源。

［1］ Cao Huafeng，Yu Zongguang，Deng Honghui.A Reference Voltage Source and Its Output Buffer for Pipeline ADC［J］.IEEE Anti-Counterfeiting，Security and Identification，2014：1-5.

［2］ MAndreou C，Koudounas S，Georgiou J.A Novel Wide-Temperature-Range，3.9×10-6/℃ CMOS Bandgap Reference Circuit［J］. IEEE.Solid-State Circuit，2012：574-581.

［3］ Linhai Cui.Design of a High Precision Bandgap Voltage Reference［J］.IEEE Electronic and Mechanical Engineering and Information Technology，2011：2187-2190.

［4］ 代赟，張國俊.一種高性能的亞閾值基準電壓源設計［J］.微電子學與計算機，2013（5）：108-111，116.

［5］ Quanzhen Duan，Jeongjin Roh.A 1.2 V 4.2×10-6/℃ High-Order Curvature-Compensated CMOS Bandgap Reference［J］.IEEE Circuits and Systems Society，2014：662-670.

［6］ 唐寧，李佐，李琦.一種改進的非線性匹配高階補償基準源的設計［J］.電子器件，2013，36（6）：797-801.

［7］ 盛詩敏，宋志成，李威.一種基于閾值電壓的新型基準電壓源設計［J］.微電子學，2014（3）：293-296，300.

［8］ 朱鐵柱，張明星，王良坤，等.一種高精度無運算放大器帶隙基準源［J］.電子器件，2015，38（3）：538-542.

陳培騰（1990-）男，漢，廣東湛江人，桂林電子科技大學電子與通信工程碩士研究生，研究方向為專用集成電路設計，1060140637@qq.com；

王衛東（1956-）男，漢，桂林電子科技大學碩士生導師，教授，中國通信學會高級會員，研究方向為模擬集成電路與電流模式電路。

A High Precision Bandgap Reference with High-Order Temperature Compensation by ΔVGS

CHEN Peiteng，WANG Weidong*，LI Guanhua
（School of Information and Communication Engineering，Guilin University of Electronic Technology，Guilin Guangxi 541004，China）

The difference in the gate-source voltage ΔVGSby two MOS that work in the weak inversion，produces the high-end compensation，which carries on high-order temperature compensation for the traditional BJT bandgap reference.A high precision bandgap reference with high-order temperature compensation can be designed by ΔVGS. And the circuit is designed by using CSMC 0.5 μm standard CMOS process.The simulation shows that：when the supply voltage is 5 V，the output reference voltage is 1.258 V；during the range of temperature-40℃～125℃，the temperature coefficient is 1.24×10-6/℃；the PSRR is-68 dB at low frequency；when the voltage works during 3.5 V～6.5 V，linear regulation is 0.4 mV/V.It is suitable for high precision bandgap voltage reference.

bandgap reference；subthreshold；low temperature coefficient

TN432

A

1005-9490（2016）03-0526-05

EEACC：7320G；2570D10.3969/j.issn.1005-9490.2016.03.006