碳化硅基MOSFETs器件研究進展

李金平, 王　琨

(1.國家國防科技工業局 協作配套中心, 北京 100081;　2.中國科學院半導體研究所 半導體材料科學重點實驗室, 北京 100083)

?

碳化硅基MOSFETs器件研究進展

李金平1, 王琨2

(1.國家國防科技工業局 協作配套中心, 北京 100081;2.中國科學院半導體研究所 半導體材料科學重點實驗室, 北京 100083)

基于近20年的研發，寬禁帶半導體材料碳化硅(SiC)的金屬-氧化物-半導體場效應晶體管(MOSFETs)的制備工藝逐步成熟，性能不斷提高，已有SiC MOSFETs產品進入市場，故綜述雙注入MOSFETs(DMOSFETs)和溝槽MOSFETs(UMOSFETs)兩種結構的SiC MOSFETs的研究進展和發展趨勢，并介紹SiC MOSFETs器件制備的關鍵工藝和目前推出SiC MOSFET產品的公司及其產品性能。

碳化硅；功率器件；金屬-氧化物-半導體場效應晶體管；阻斷電壓；通態電阻

第三代寬禁帶半導體材料碳化硅(SiC)具有禁帶寬度大、熱導率高、擊穿電場高、穩定性好等突出優勢，非常適于研制新一代高壓、大電流、高效率電力電子器件,其在電動汽車、高速鐵路、艦船驅動、光伏和風力發電等領域具有極其重要的應用前景，是目前的國際研究熱點?；赟iC材料可以研制多種類型的整流器件和電力開關器件，例如肖特基二極管(SBD)、金屬-氧化物-半導體場效應晶體管(MOSFET)、結勢壘控制肖特基二極管(JBS)、絕緣柵雙極晶體管(IGBT)等。

與同為第三代寬禁帶半導體材料的氮化鎵(GaN)等材料相比，SiC可以通過熱氧化得到氧化物材料二氧化硅(SiO2)，從而使得基于SiC材料的MOSFETs器件和電路的研制成為可能。與其他類型的SiC電力電子器件相比，SiC MOSFETs具有高開關速度、高反向阻斷電壓等優勢，而且驅動電路簡單，與現有的電力電子器件(硅基功率MOSFETs和IGBTs)兼容性好，是備受矚目的新型電力開關器件，具有極為突出的潛力和優勢。

1　SiC MOSFET的分類及研究進展

SiC MOSFETs的分類有多種方法，目前較為常用的是按照器件結構來進行分類，可分為橫向和縱向兩種結構。橫向MOSFET的源極和漏極都制作在晶圓的同一面，而縱向結構器件的漏極制作在晶圓的背面(源漏兩電極分別在晶圓的上下兩面)。橫向MOSFET，由于其兩個電極制作在晶圓的同一面，較易實現功率集成電路，而且可通過提高器件的橫向尺寸來提高器件的電壓和電流，對外延材料的厚度要求較低，工藝也相對簡單，因此在SiC功率器件的研究初期，其地位比較顯著，但橫向MOSFET器件的導通電阻較高，而且阻斷電壓也很難做高，所以其發展受到了限制。隨著外延材料生長技術和SiC器件制備工藝的提高，導通電阻較低、能夠工作在大電壓和大電流條件下的縱向MOSFETs逐漸備受青睞。縱向MOSFET是通過縱向溝道的導通和關斷實現功率轉換，器件的阻斷電壓和導通電阻由外延材料的厚度和摻雜濃度進行調節，可以滿足高壓大電流的需求，是目前大功率SiC MOSFETs的研究熱點。而根據垂直導電結構的差異，縱向MOSFET又可分為DMOSTETs(Double-implanted MOSFETs)和UMOSFETs(Trench MOSFETs)兩種，如圖1所示。

圖1　縱向MOSFET結構

1993年，世界上第一款SiC功率MOSFET器件由美國Cree公司提出[1]，是屬于溝槽柵的UMOSFET[2]，據報道該器件的耐壓為150 V，特征導通電阻為33 mΩ·cm2。該結構的優點在于基區和源區不是使用離子注入和高溫退火，而是通過外延形成，這樣使得器件的溝道免于退化。但是，該結構卻有以下兩點不足：一是在制作槽柵時使用的干法刻蝕工藝會使得側壁表面較為粗糙，使該結構的溝道遷移率較低；二是在該結構中，一部分柵氧化層位于漂移區中，由于在MOS界面中氧化物中的電場強度約是半導體的2.5倍，因此氧化層中的電場強度最高將達到6 MV/cm，很容易導致柵氧化層發生提前擊穿。然而，基于雙注入工藝的DMOSFET結構[2]則可克服上述缺點。

1.1SiC DMOSFET

DMOSFET又名雙注入(Double-implanted)MOSFET，顧名思義，器件的研制過程需要經過兩次離子注入。第一次是為形成P阱(P-well)區的P型離子注入，第二次是為制作源極歐姆接觸的N+型離子注入。注入完成后，兩個P-well區之間為JFET溝道，在器件工作的反向阻斷模式下，可以有效保護柵氧化層。當柵壓為正時，P-well區表面部分反型形成MOSFET導電溝道，電流從器件的漏極經過襯底、漂移區、JFET溝道、MOS溝道到達源極。 DMOSFETs由于引入JFET溝道保護柵氧化層，使得器件的擊穿主要發生在半導體內，因此可以提高器件的阻斷電壓，這是此結構器件的最大優勢之一。在DMOSFETs的研究中，美國普渡大學和Cree公司是最早開展相關研究并取得突出進展的代表性研究機構。

1997年，美國普渡大學的 Shenoy等人[3]采用N型6H-SiC作為襯底，首次實現了雙注入MOSFETs。器件的漂移區為N型6H-SiC，摻雜濃度為6.5×1 015 cm-3，第一次注入硼形成P阱，第二次注入氮形成N+歐姆接觸區。最終獲得的器件，如圖2所示,溝道長度10 μm時阻斷電壓為760 V，溝道長度5 μm時通態電阻為66 mΩ·cm2。該結構的優點是柵氧化層位于表面，遠離漂移區，加之P-well的屏蔽作用，導致該器件的氧化層不易發生提前擊穿，所以耐壓很高。為了進一步降低DMOSFET的通態電阻，普渡大學的研究人員引入自對準注入工藝，兩次注入之間不用圖形轉移，通過自對準定義溝道尺寸，減小溝道長度。2004年研制出的溝道長度為0.5 μm的SiC DMOSFETs[4]，阻斷電壓900～1 000 V，特征通態電阻最低可到9.95 mΩ·cm2。

(a) 電壓

(b) 電阻

美國Cree公司繼普渡大學之后開展了SiC DMOSFETs研究。Ryu等人2002年報道的大尺寸(3.3 mm×3.3 mm)SiC DMOSFETs[5]，基于4H-SiC襯底，MOS溝道長度1.5 μm，電子遷移率最高可到22 cm2/Vs，N-漂移區的厚度為20 μm，摻雜濃度為2.5×1015cm-3。最終研制的器件，特征通態電阻在室溫和200 ℃時分別為42 mΩ·cm2和85 mΩ·cm2，阻斷電壓為2 400 V，電流可到10 A。2003年，他們將N-漂移區的厚度增為115 μm，摻雜濃度降為6×1014cm-3，研制出阻斷電壓為10 kV的4H-SiC DMOSFETs[6]，但器件的特征通態電阻較高，為236 mΩ·cm2。后來，他們對漂移區的厚度和摻雜濃度進行了優化，將所研制的10 kV DMOSFETs的特征通態電阻降至123 mΩ·cm2，此時器件的漂移區厚度為85 μm、摻雜濃度為8×1014cm-3，器件結構如圖3所示[7-8]。該結構采用了50個終端保護環，單個器件總的終端長度達到了400 μm，該器件結構之所以可以達到10 kV的耐壓，這些終端保護環的存在起到了重要的作用。2005年，繼普渡大學的短MOS溝道器件之后，Cree公司的研究人員[9]也研制出MOS溝道長度為0.5 μm的DMOSFETs，阻斷電壓為2 000 V，特征通態電阻10.3 mΩ·cm2。

(a) 10 kV, 123 mΩ·cm2

(b) 30 A, 3 300 V

為了降低器件導通電阻，2007年，Saha和Cooper等人研制出一種擊穿電壓為l kV，導通電阻僅為6.95 mΩ·cm2的DMOSFET[10]，如圖4所示，其在原有的DMOSFET結構基礎上進行了以下改進。

(1) 在P阱(P base)下方增加了一層電流分布層(current spreading layer, CSL)，使得電流均勻向下流動，減少了電流的擁擠，降低導通電阻。

(2) 采用了寬度只有1 μm的重摻雜JFET區，在一定程度上也可以減少導通電阻。

(3) 采用自對準工藝把溝道長度制造成0.5 μm，從而在一定程度上減少了溝道對載流子的散射作用。在低壓MOSFET中，溝道電阻是影響導通電阻的最主要的因素，在溝道中由于SiO2/SiC界面粗糙度對載流子的散射作用，使得載流子遷移率迅速降低，從而增大了器件的正向導通電阻。因此，對于低壓器件而言，改善界面特性是提高載流子遷移率、降低導通電阻的重要途徑。

(4) 該結構采用了在一氧化氮(NO)中進行退火，使得溝道電子遷移率比以往的器件高了5倍[10]，界面特性有了顯著的改善。

2011年Cree公司[11]研制的MOS溝道長度為0.5 μm的器件，阻斷電壓1 500 V，特征通態電阻降至3.7 mΩ·cm2。

(a) 結構

(b) 正向輸出特性曲線

功率開關應用要求器件具有高的電流容量。2006年Cree公司報道了有源區面積為5.5 mm×5.5 mm的10 kV/5 A 的4H-SiC 功率DMOSFET，如圖5所示[12]。N-漂移層厚100 μm，摻雜濃度為6.0 ×1014cm-3。該器件的MOS 溝道長度為0.5 μm，并且采用了基于邊緣終端結構的浮動保護環技術(包含65個保護環)，邊緣終端結構總長550 μm。柵氧化層是采用1 175℃熱氧化后經NO退火工藝形成，器件在關斷電壓為5.0 kV/6 A的瞬態特性測量條件下，開關時間為70 ns。因而，4H-SiC功率DMOSFET可用于高壓、高頻(20 kHz)開關領域應用。

圖5　Cree公司于2006年報道的DMOSFET

2007年諾斯羅普格魯曼電子系統公司報道了10 kV/50 A的4H-SiC功率DMOSFET(有源區面積增大至0.61 cm2)[13]，器件結構示意如圖6所示。N-漂移層厚100 μm，摻雜濃度為5.0×1014cm-3，在P阱層上再外延生長約100 nm厚的薄層。

(a) 結構

(b) 器件開態和關態特性

2009年Cree公司研制出20 A、1 200 V和30 A、3 300 V的4H-SiC DMOSFETs(圖3)[8,14]。2013年，Cree公司研制出了1 600 V / 150 A 4H-SiC DMOSFET，該器件導通電阻12.4 mΩ，且能在200℃下穩定工作[15]。2015年，中國科學院微電子所研制出1 700 V/7 A 4H-SiC DMOSFET。器件的漂移區厚17 μm，摻雜濃度為5×1015cm-3，溝道長度為1 μm[16]。

SiC DMOSFETs與UMOSFETs相比，因為引入了JFET結保護柵氧區域，因此器件的擊穿發生在半導體內部，阻斷電壓較高，而且制備工藝相對簡單，是目前SiC MOSFETs產品采用的主要結構。這類器件在提高阻斷電壓、降低通態電阻方面的研究熱點包括：(1)柵氧化層退火工藝優化[8]，降低SiC/SiO2界面態密度和陷阱密度，提高MOS溝道遷移率；(2)采用自對準注入工藝，減小MOS溝道長度[4]，降低器件通態電阻；(3)優化漂移區的厚度和摻雜濃度，綜合優化器件阻斷電壓和通態電阻性能[7]；(4)優化器件結構，例如終端引入浮動保護環(floating guard ring, FGR)結構[12,17]，提高器件綜合性能。

1.2SiC UMOSFETs

圖1(a)給出了溝槽結構UMOSFETs的結構示意圖，可以看出其與DMOSFETs最大的不同之處在于形成了溝槽結構的MOS溝道。UMOSFETs器件在研制時，首先通過刻蝕形成U型或V型的柵槽，接著進行氧化，在柵槽的底部和側面形成SiO2氧化層，然后沉積電極。當器件的柵極電壓大于開啟電壓時，器件導通，電流由N+襯底經過N-漂移區進入MOS溝道，最后到達源極。與DMOSFETs相比，UMOSFETs器件的基區和有源區可通過外延工藝形成，避免了離子注入和高溫退火對器件溝道的影響。而且U型柵槽結構的MOS溝道也有助于降低器件的導通電阻和提高溝道密度，更易于實現大電流器件。另外，MOS溝道垂直于晶圓表面，可以提高晶圓的利用率。但是，由于UMOSFETs器件U型溝槽的形成必須通過干法刻蝕，工藝復雜，而且刻蝕臺面的質量會大大影響載流子的遷移率；另一方面，垂直的MOS溝道使得溝道底部電場產生累積，很容易導致柵氧化層發生提前擊穿。所以，提高溝道載流子遷移率、降低MOS氧化層電場是提高SiC UMOSFET性能的兩個重要方向。

美國Cree公司的Palmour等人[1]1993年首次實現了基于6H-SiC的UMOSFETs，由于氧化層較薄(40～50 nm)，器件的阻斷電壓很低(60V就被擊穿)。2002年美國普渡大學的Li等人[18]提出了一種如圖7(a)所示的溝道摻雜SiC UMOSFETs結構，首次同時引入MOS溝槽氧化物保護和結終端(JTE)保護兩種方法提高器件的阻斷電壓，最終得到的器件，阻斷電壓達到3 360 V。雖然，引入溝道摻雜結構提高了器件的阻斷電壓，但是MOS溝道底部的P+注入層會對溝道側壁造成損傷，進而影響載流子遷移率，導致器件的特征通態電阻較高(199 mΩ·cm2)，而且這層摻雜薄層的制備工藝非常復雜，限制了其進一步的商業化應用。隨后，同研究小組的Khan等人[19]改進了上述結構，如圖7(b)所示，將MOS溝道底部的P+注入層進一步擴展到電流擴展層(N spreading layer)下方，進一步降低了柵氧化層電場，增大了MOS溝槽深度，提高了電流驅動能力。另外，他們首次在注入之后對器件在NO氣氛中退火(post-oxidation annealing)，降低氧化物內的缺陷密度，提高了載流子遷移率。所研制的SiC UMOSFETs，阻斷電壓提高到5 050 V，特征導通電阻為105 mΩ·cm2。

(a) 引入MOS溝槽氧化物保護和結終端

在降低柵氧層電場方面，2011年，日本Rohm公司在IEDM會議上推出了具有超低通態電阻的雙溝槽MOSFETs[20]，除了柵溝槽之外，在源極溝槽底部注入一個比柵溝槽更深的P區形成第二個溝槽，降低了柵溝槽底部的電場[4],如圖8所示。基于此結構實現的600 V、1 200 V SiC MOSFETs，導通電阻均低于傳統結構MOSFETs器件。2013年，日本豐田公司的Takaya等人[21]通過加厚MOS溝道底部的氧化層厚度降低電場，所研制的UMOSFETs阻斷電壓達到1 400 V，特征通態電阻為4.4 mΩ·cm2。2014，日本三菱的Kagawa等人[22]在MOS柵槽氧化層下引入P型保護層(Bottom P-Well)，有效降低了氧化層內的電場，提高了器件的阻斷電壓。2016年，日本AIST的Harada等人[23]通過MeV離子注入引入六方埋層P型基區和溝槽底部保護降低柵氧層的電場,如圖9所示，所實現的器件阻斷電壓3 800 V，特征通態電阻8.3 mΩ·cm2。

圖8　Rohm公司推出的雙溝槽MOSFETs

(a) 結構

(b) 六方埋層基區俯視

2　SiC MOSFETs的關鍵制備工藝

制備SiC MOSFETs器件，需要經過外延、摻雜、刻蝕、氧化和高溫退火、金屬接觸等多步工藝，其中選擇性摻雜、低缺陷刻蝕和高質量氧化層制備是最重要的三步工藝。

2.1摻雜

摻雜是SiC MOSFETs制備中極其重要的工藝。由于SiC材料中，Si-C鍵的結合能很高，導致雜質在SiC中的擴散溫度極高(1 800℃以上)。因此，SiC器件制作過程中很少采用擴散的方式進行摻雜，而是通常采用外延和離子注入兩種方法，其中離子注入是實現選擇性摻雜的重要手段。目前，通過注入氮元素已經實現了性能較好的N型SiC材料，氮離子的注入損傷也可以通過退火工藝有效消除，而P型SiC的實現仍然是國際研究熱點。

可用來形成P型SiC的摻雜元素有鋁(Al)和硼(B)兩種元素，兩者各有優缺點。B原子小于Al原子，所以注入引起的晶格損傷較小，而且同注入劑量時注入深度也較大，但Al的電離能小于B，所以注入后要求的激活溫度小于B。不管是Al還是B注入形成的P型SiC，都需要在較高溫度(1 500～1 700℃)下進行退火，以實現雜質的激活，為了在高溫退火過程中保護SiC的表面，一般會在退火前引入耐高溫的AlN或C作為掩膜，防止SiC表面退化。P型SiC注入雜質的選擇和激活、減小注入損傷、提高P型SiC材料遷移率，是SiC MOSFET研制中需要解決的重要問題。

2.2刻蝕

刻蝕是SiC MOSFETs研制中的重要工藝步驟。由于SiC的硬度高，化學穩定性強，所以刻蝕難度較大，目前采用較多的是干法刻蝕，其中感應耦合等離子刻蝕(ICP)和反應離子刻蝕(RIE)是最主要的刻蝕方法。ICP刻蝕采用SF6和O2混合氣體，而反應離子刻蝕通常采用氟化氣體和氧氣的混合氣體。如何形成高質量刻蝕臺面、降低刻蝕損傷和控制刻蝕深度是目前SiC MOSFETs器件刻蝕工藝中需要解決的問題。

2.3氧化

前面的介紹中已經提到，能夠通過熱氧化形成氧化物材料SiO2是SiC在研制MOSFETs方面比其他寬禁帶半導體材料更具優勢的重要原因之一，但是柵氧化層的質量問題同時也是目前影響SiC MOSFETs性能的重要問題。一方面，作為氧化物材料，SiO2的介電常數小于SiC，所以同樣電壓條件下SiO2內的電場更高，更容易發生擊穿。另一方面，SiO2和SiC的界面，界面態密度很高，導致器件導通能力降低。而且，SiC研制過程中，高溫退火也容易引起SiO2和SiC的界面粗糙度增加，使載流子遷移率降低。

界面態密度的高低是評價SiC MOSFETs氧化物質量的重要指標。Fiorenza等人[24]研究發現，氧化后的特殊氣體退火可以使柵氧層的界面態密度大幅降低。很多研究者對柵氧后退火工藝進行了研究，NO、N2O和POCl3是經常采用的退火氣氛[25-26]。

3　SiC MOSFETs的實用化情況

自1993年Palmour等人[1]首次報道了SiC MOSFETs之后，基于這種寬禁帶半導體材料的MOSFETs已經發展了20年多。隨著單晶襯底材料、外延材料生長技術的不斷發展和器件制備工藝的不斷進步，器件的阻斷電壓越來越高、電流越來越大、通態電阻不斷降低，已經逐步走向市場。

日本Rohm公司 2010年在國際上最早推出了SiC MOSFETs產品。目前，其產品共有8種，阻斷電壓有400 V、650 V、1 200 V和1 700 V共4種。2016年最新推出的1 700V N溝功率MOSFETs(SCT2H12NZ)， 通態電阻為1.15 Ω，電流3.7 A。

繼Rohm之后，美國Cree公司在2011年推出第一代SiC MOSFETs CMF20120D系列產品，耐壓最大為1 200 V，最大工作電流33 A，導通電阻80 mΩ。 2013年發布了第二代產品(C2M系列)，耐壓1 200 V、導通電阻為25 mΩ或80 mΩ，在整個工作溫度范圍內導通電阻的整體增量僅為20 %，更適用于高電壓環境。目前Cree公司的MOSFETs產品有近20款，阻斷電壓在900～1 700 V之間。

英飛凌是歐洲致力于SiC功率器件研發的代表性公司。他們從1992年開始開展SiC功率器件研究，2016年推出了CoolSiC MOSFET系列產品，阻斷電壓均為1200 V，通態電阻在11 mΩ到45 mΩ之間。

另外，國際上還有意法半導體(ST)、三菱電機(Mitsubishi Electric)、住友(Sumitomo)等公司已經推出或即將推出SiC MOSFETs產品。

4　結語

隨著SiC單晶和外延材料制備工藝以及器件制造工藝的不斷進步，基于寬禁帶半導體材料SiC的MOSFETs器件性能和可靠性也逐步提高，已經從實驗室走向市場。提高SiO2/SiC界面質量、降低柵氧化層電場強度、優化注入和刻蝕等工藝將是進一步提升現有結構的SiC MOSFETs性能的研究熱點方向。

[1]PALMOUR J W, EDMOND J A, CARTER J C H. Demonstrating the potential of 6H-Silicon Carbide for power devices[J/OL]. IEEE Transactions on Electron Devices, 1993, 40(11): 2129-2130[2016-05-08].http://dx.doi.org/10.1109/DRC.1993.1009604.

[2]CASADY J B, AGARWAL A K, ROWLAND L B, et al. Sillicon Carbide Power MOSFET Technology[C/OL]//1997 IEEE International Symposium on Compound Semiconductors, CA San Diego: IEEE, 1998: 359-362[2016-05-08].http://dx.doi.org/10.1109/ISCS.1998.711654.

[3]SHENOY J N, COOPER J A, MELLOCH M R, High-Voltage Double-Implanted Power MOSFET’s in 6H-SiC[J/OL]. IEEE Electron Device Letters, 1997, 18(3): 93-95[2016-05-08].http://dx.doi.org/10.1109/55.556091.

[4]MATIN M, SAHA A, COOPER J A. A self-aligned process for high-voltage, short-channel vertical DMOSFETs in 4H-SiC[J/OL]. IEEE Transactions on Electron Devices, 2004, 51(10): 1721-1725[2016-05-08].http://dx.doi.org/10.1109/TED.2004.835622.

[5]RYU S H, AGARWAL A, RICHMOND J, et al. 10 A 2.4 kV Power DiMOSFETs in 4H-SiC[J/OL]. IEEE Electron Device Letters, 2002, 23(6): 321-323[2016-05-08].http://dx.doi.org/10.1109/LED.2002.1004222.

[6]RYU S H, AGARWAL A K, KRISHNASWAMI S, et al. Development of 10 kV 4H-SiC power DMOSFETs[J/OL]. Materials Science Forum, 2004, 457-460:1385-1388[2016-05-08].http://dx.doi.org/10.4028/www.scientific.net/MSF.457-460.1385.

[7]RYU S H, KRISHNASWAMI S, LOUGHLIN M O, et al. 10 kV, 123 mΩ·cm24H-Sic Power DMOSFETs[J/OL]. IEEE Electron Device Letters, 2004, 25(8):556-558[2016-05-08].http://dx.doi.org/10.1109/LED.2004.832122.

[8]CHENG L, RYU S H, JONAS C, et al. 3300 V, 30 A 4H-SiC Power DMOSFETs[C/OL]// 2009 ISDRS, USA MD College Park: IEEE, 2009: 1-2[2016-05-08].http://dx.doi.org/10.1109/ISDRS.2009.5378284.

[9]RYU S H, KRISHNASWAMI S, DAS M, et al. 10.3 mΩ·cm2, 2 kV Power DMOSFETs in 4H-SiC[C/OL]// 2005 Proceedings of the 17th International Symposium on Power Semiconductor Devices & IC’s, CA Santa Barbara: IEEE, 2005: 275-278[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2005.1488004.

[10] SAHA A, COOPER J A. A 1-kV 4H-SiC Power DMOSFET Optimized for Low On-Resistance[J/OL]. IEEE Transactions on Electron Devices, 2007, 54(10): 2786-2791[2016-05-08].http://dx.doi.org/10.1109/TED.2007.904577.

[11] RYU S H, CHENG L, DHAR S, et al. 3.7 mΩ·cm21500 V 4H-SiC DMOSFETs for Advanced High Power, High Frequency Applications[C/OL]// 2011 Proceedings of the 23rd International Symposium on Power Semiconductor Devices & IC’s, San Diego CA:IEEE, 2011: 227-230[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2011.5890832.

[12] RYU S H, KRISHNASWAMI S, HULL B, et al. 10 kV, 5 A 4H-SiC power DMOSFET[C/OL]// 2006 Proceedings of the 18th International Symposium on Power Semiconductor Devices & IC’s, Italy Naples: IEEE, 2006: 1-4[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2006.1666122.

[13] HOWELL R S, BUCHOFF S, CAMPEN S V, et al. Demonstration of 10 kV, 50 A 4H-SiC DMOSFET with stable subthreshold characteristics across 25～200 ℃ operating temperatures[C/OL]// 2007 ISDRS, USA MD College Park: IEEE, 2007: 1-2[2016-05-08].http://dx.doi.org/10.1109/ISDRS.2007.4422414.

[14] HULL B, CALLANAN R, DAS M, et al. 20 A, 1200 V 4H-SiC DMOSFETs for Energy Conversion Systems[C/OL]// 2009 IEEE Energy Conversion Congress and Exposition, NC Durham: IEEE, 2009: 112-119[2016-05-08].http://dx.doi.org/10.1109/ECCE.2009.5316036.

[15] CHENG L, AGARWAL A K, SCHUPBACH M, et al. High Performance, Large-Area, 1600 V/150 A, 4H-SiC DMOSFET for Robust High-Power and High-Temperature Applications[C/OL]// 2013 Proceedings of The 25th International Symposium on Power Semiconductor Devices & ICs, Kanazawa: IEEE, 2013: 47-50[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2013.6694395.

[16] SHEN H J , TANG Y C, PENG Z Y, et al. Fabrication and Characterization of 1700 V 4H-SiC Vertical Double-Implanted Metal-Oxide-Semiconductor Field-Effect Transistors[J/OL]. Chinese Physics Letters, 2015, 32(12): 109-112[2016-05-08].http://dx.doi.org/10.1088/0256-307X/32/12/127101.

[17] HUNG C C, YEN C T, LEE L S, et al. Characteristics Improvement of 4H-SiC using Termination with P-Well Enclosure in P-Plus Floating Guard Rings for 1700V DMOSFETs[C/OL]// 2014 Proceedings of the 26th International Symposium on Power Semiconductor Devices & IC’s, Hawaii Waikoloa: IEEE, 2014: 217-220[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2014.6856015.

[18] LI Y, COOPER J A, CAPANO M A．High-voltage (3 kV) UMOSFETs in 4H-SiC[J/OL]. IEEE Transactions on Electron Devices, 2002, 49(6): 972-975[2016-05-08].http://dx.doi.org/10.1109/TED.2002.1003714.

[19] KHAN I A, COOPER J A, CAPANO M A, et al. High-voltage UMOSFETs in 4H SiC[C/OL]// 2002 Proceedings of the 14th International Symposium on Power Semiconductor Devices and ICs, IN West Lafayette: IEEE, 2002: 157-160[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2002.1016195.

[20] NAKAMURA T, NAKANO Y, AKETA M, et al. High performance SiC trench devices with ultra-low Ron[C/OL]// 2011 IEEE International Electron Devices Meeting (IEDM), Washington DC: IEEE, 2011: 26.5.1-26.5.3[2016-05-08].http://dx.doi.org/10.1109/IEDM.2011.6131619.

[21] TAKAYA H, MORIMOTO J, HAMADA K, et al. A 4H-SiC trench MOSFET with thick bottom oxide for improving characteristics[C/OL]// 2013 Proceedings of The 25th International Symposium on Power Semiconductor Devices & ICs, Kanazawa: IEEE, 2013: 43-46[2016-05-08].http://dx.doi.org/10.1109/ISPSD.2013.6694394.

[22] KAGAWA Y, FUJIWARA N, SUGAWARA K, et al. 4H-SiC Trench MOSFET with Bottom Oxide Protection[J/OL]. Materials Science forum, 2014, 778-780:919-922[2016-05-08].http://dx.doi.org/10.4028/www.scientific.net/MSF.778-780.919.

[23] HARADA S, KOBAYASHI Y, ARIYOSHI K, et al. 3.3 kV-class 4H-SiC Mev-implanted UMOSFET with reduced gate oxide field[J/OL]. IEEE Electron Device Letters, 2016, 37(3): 314-316[2016-05-08].http://dx.doi.org/10.1109/LED.2016.2520464.

[24] FIORENZA P, SWANSON L K, VIVONA M, et al. Characterization of SiO2/SiC interfaces annealed in N2O or POCl3[J/OL]. Materials Science Forum, 2014, 778-780:623-626[2016-05-08].http://dx.doi.org/10.4028/www.scientific.net/MSF.778-780.623.

[25] CHUNG G Y, TIN C C, WILLIAMS J R, et al. Improved inversion channel mobility for 4H-SiC MOSFETs following high temperature anneals in nitric oxide[J/OL]. IEEE Electron Device Letters, 2001, 22(4): 176-178[2016-05-08].http://dx.doi.org/10.1109/55.915604.

[26] OKAMOTO D, YANO H, HIRATA K, et al. Improved inversion channel mobility in 4H-SiC MOSFETs on Si face utilizing phosphorus-doped gate oxide[J/OL]. IEEE Electron Device Letters, 2010, 31(7): 710-712[2016-05-08].http://dx.doi.org/10.1109/LED.2010.2047239

[責任編輯:陳文學]

Progress in SiC based MOSFETs

LI Jinping1,WANG Kun2

(1. The Center of Coordination & Support, SASTIND, Beijing 100081, China; 2. Key Lab of Semiconductor Materials Science, Institute of Semiconductors, CAS, Beijing 100083, China)

The silicon carbide metal-oxide-semiconductor field-effect transistors (SiC MOSFETs) have been developing for twenty years，and their processing technologies and properties are improved gradually. Nowadays, some products of this kind have entered the market. The progress of SiC Double-implanted MOSFETs (DMOSTETs) and Trench MOSFETs (UMOSFETs) is reviewed. Meanwhile, the devices’ key processing techniques and the performance of SiC MOSFETs products are also introduced.

power device, MOSFET, breakdown voltage, on-resistance

10.13682/j.issn.2095-6533.2016.04.001

2016-06-01

國家自然科學基金重點項目(61334002)

李金平(1965-)，女，高工，從事科研項目咨詢評估及管理和信息材料及器件研究。E-mail: lijinpingccsc@126.com

王琨(1987-)，女，博士，助理研究員，從事寬禁帶半導體材料與器件研究。E-mail:wklq1987@163.com

TN386

A

2095-6533(2016)04-0001-08