一種高穩(wěn)定恒溫晶振的設計

黎榮林，陳萍萍，黎敏強，王雪艷

（河北博威集成電路有限公司，石家莊050051）

一種高穩(wěn)定恒溫晶振的設計

黎榮林，陳萍萍，黎敏強，王雪艷

（河北博威集成電路有限公司，石家莊050051）

為了滿足對晶體振蕩器頻率穩(wěn)定度的較高要求，設計了一種標頻為10 MHz的高穩(wěn)定低相噪恒溫晶體振蕩器。通過分析晶體振蕩器的短期穩(wěn)定度，總結出改善短期穩(wěn)定度的措施，并根據(jù)分析結果進行實際振蕩電路的設計，然后借助ADS諧波平衡仿真工具，通過對電路參數(shù)的不斷優(yōu)化，最終得到理想的相位噪聲仿真曲線并根據(jù)優(yōu)化的最終參數(shù)指導設計出實際樣品，測試結果表明，頻偏在1 Hz處的相位噪聲為-108 dBc/Hz，其1 s處的阿倫方差可達1.1×10-12，具有很高的穩(wěn)定性。

恒溫晶體振蕩器；短期穩(wěn)定度；諧波平衡仿真；阿倫方差；相位噪聲

晶振是時頻檢測與控制領域中最常用的基礎元件，通常用于提供精密頻率標準和時間基準。短期頻率穩(wěn)定度是影響晶振性能最重要的參數(shù)之一，因此，研究如何提高晶體振蕩器的短期頻率穩(wěn)定度具有十分重要的意義［1］。已知，短期頻率穩(wěn)定度在時域和頻域內(nèi)的表征分別是阿倫方差和相位噪聲，由于阿倫方差難于計算且不易仿真，因此本文選擇在時域內(nèi)分析，頻域內(nèi)仿真，最終設計了一種標頻為10 MHz的恒溫晶體振蕩器，經(jīng)實際測試，它的相位噪聲和短期穩(wěn)定度都達到了較高的指標，可以作為穩(wěn)定的頻率信號源。

1　短期頻率穩(wěn)定度分析

短期頻率穩(wěn)定度是指由噪聲引起的振蕩頻率的變化，要想得到較高的短期頻率穩(wěn)定度，就要設法將電路中的噪聲降至最低。為了預測晶體振蕩器的相位噪聲，我們參考了很多數(shù)學模型［2-4］，其中Leeson模型簡單有效，因此，本節(jié)主要基于該模型進行分析。已知Leeson模型中相位噪聲的表達式：

由式（1）我們可以直觀的看到，選擇高Q值的晶體可以降低系統(tǒng)的相位噪聲。為了方便分析，我們假定放大器內(nèi)只存在閃變噪聲和白噪聲，對于放大器中信號噪聲功率譜密度，通常將其表示為：

將式（2）代入式（1）得輸出信號的相位噪聲譜為：

其中，f0為載波頻率，fm為偏離載波頻率，F(xiàn)為噪聲系數(shù)，k為波爾茲曼常數(shù)，T為絕對溫度，Psi為輸入信號功率，QL為有載品質(zhì)因數(shù)。

將式（3）寫成如下冪級數(shù)形式：

根據(jù)時域與頻域的轉換關系得［5］：

上式即為阿倫方差的表達式，將各噪聲參數(shù)代入式（5），整理得：

印尼語言教育的有關法律規(guī)定印尼語是各教學單位的教學用語，小學三年級以下可以適當使用該地方的地方語，而外語只能在該外語課程教學中使用。確切地說，印尼語既是課程語言又是語言課程，而華語只是各教育階段的語言課程，并僅為華語課程的課程語言。

式中，fh為測試系統(tǒng)帶寬。

由式（6）我們可以得出，各類噪聲對短穩(wěn)的影響

的估算公式分別為：

接下來我們進行短穩(wěn)特性的估算［6］。取10 MHz的高穩(wěn)晶振，給定不同的參數(shù)后，由式（7）～式（10）估算出其1 s處的短穩(wěn)數(shù)據(jù)，如表1所示。通過觀察短穩(wěn)變化的趨勢，我們可以找出影響秒級短穩(wěn)特性的主要因素。

表1　各類噪聲對秒級短穩(wěn)的影響

由表1數(shù)據(jù)可以看出，對1 s處短期頻率穩(wěn)定度影響最大的噪聲是閃頻噪聲，已知在晶體管發(fā)射極串聯(lián)一個負反饋電阻，可以降低系統(tǒng)的閃變噪聲，因此，可以選擇增加負反饋電阻的方式來改善秒級穩(wěn)定度。又由于閃變噪聲電平大致與Q值成反比，因此，可以選擇高Q值的晶體來改善秒級穩(wěn)定度。從表中數(shù)據(jù)，我們還可以看出，當晶體管集電極電流減小時，秒級短穩(wěn)得到改善，因此可以從降低振蕩管集電極電流的角度來改善秒級短穩(wěn)，但從電路設計的角度，集電極電流不能過低，否則會影響振蕩器起振。

另外，由實際測試經(jīng)驗可知，當晶體的激勵增大時，秒級短穩(wěn)惡化，我們以同樣的方法估算晶體振蕩器的毫秒級穩(wěn)定度之后得出，當晶體的激勵增大時，毫秒級短穩(wěn)可以得到改善，即晶體激勵電流同時影響秒級短穩(wěn)和毫秒級短穩(wěn)，但方向相反。在頻域內(nèi)表現(xiàn)為，電路的激勵提高以后，相位噪聲近旁惡化，遠端得到改善。由于表中數(shù)據(jù)是用同一個晶振的參數(shù)進行估算的，因此，我們無法從有載品質(zhì)因數(shù)的角度進行解釋。而如果認為是電路激勵提高以后，由于非線性效應使得噪聲系數(shù)F增加導致的，那么相位噪聲隨激勵的變化應該是近旁與遠端同步惡化，而不僅僅是近旁惡化，所以，我們也無法從Leeson模型中噪聲系數(shù)F的角度進行解釋。因此，對此現(xiàn)象的合理解釋只能是晶體諧振器的幅頻效應［7-9］。已知，晶體電流與振蕩頻率之間存在如下關系：

式中，D為電流常數(shù)，iq為晶體電流。當激勵電流變化時，我們可以得到頻率的變化為：

由上式可知，晶體電流的變化直接影響頻率的變化，因此，保證晶體電流的恒定可以很好的改善晶體的短期穩(wěn)定度。

綜上理論分析可得，可以采用如下方法來改善系統(tǒng)的短期頻率穩(wěn)定度：

（1）選擇高Q值的晶體；

（2）在振蕩晶體管射級增加負反饋電阻，從降低閃變噪聲的角度改善其短穩(wěn)特性；

（3）在保證晶體起振的條件下，盡量降低晶體管集電極電流；

（4）合理設置晶體的激勵電平，并設法提高晶體激勵電平的穩(wěn)定度。

2　振蕩電路的設計

振蕩電路主要由主振電路、緩沖放大電路和濾波電路組成，其電路的穩(wěn)定性、噪聲抑制能力是恒溫晶振設計的一大技術關鍵［10］。考慮到晶體的幅頻效應，我們初步選擇SC切型的晶體，又由于高Q值是保證晶體振蕩器有高頻率穩(wěn)定度的根本條件，最終我們選擇了公司自己生產(chǎn)的SC切3次泛音晶體，該類型的晶體不僅具有比較小的幅頻效應，還具有應力補償和熱瞬變補償兩個優(yōu)勢，和其它切型的晶體相比，具有很好的頻率溫度特性［11］。我們在實際的電路設計中進行了電源穩(wěn)壓設計和控溫電路設計，最大限度地提高了電平控制電路的穩(wěn)定性，使晶體電流保持恒定。本設計中，晶體Q值約為900 K，集電極電流約為1 mA。控溫電路采用熱敏電阻電橋式溫度控制電路，通過連續(xù)自動補償恒溫槽耗損的熱量來保證恒溫槽溫度的恒定。電源部分采用傳統(tǒng)的低噪聲穩(wěn)壓電路，進行了二級穩(wěn)壓處理，本文為了敘述簡潔，只給出了振蕩電路的原理示意圖，如圖1所示。

圖1中，主振電路采用并聯(lián)結構的柯爾匹茲振蕩電路，主要由Q1、C1、C2、X1組成，其中X1選擇本公司自己生產(chǎn)的SC切三次泛音晶體HC-43U，其等效電阻小于100 Ω，頻差小于3×10-6，品質(zhì)因數(shù)Q大于900 K，拐點溫度在78.1℃～92.0℃之間。晶體管選用NEC公司的2SC3356低噪聲管，其主要技術指標為：截止頻率fT為7 GHz，噪聲系數(shù)F值為1.1 dB，增益GF為14 dB。電路中C3主要起調(diào)頻作用，以校準標稱頻率。晶體管射級接入負反饋電阻R5，合理設置該電阻可以有效地減少晶體管的閃變噪聲，從而改善輸出信號近端的相噪特性。電阻R4的作用是抑制靜態(tài)工作點的溫度漂移，減少因電源電壓、環(huán)境溫度的變化所引起的晶體管電流的變化，維持晶體電流的恒定。

圖1　10MHz晶體振蕩器振蕩電路原理示意圖

在主振電路后經(jīng)過電容耦合，設計了一級基本共射放大電路，通過合理設置偏置，使其工作在線性狀態(tài)，保證了晶體振蕩器輸出信號的功率，同時又起到了隔離作用，阻礙了負載對振蕩電路的牽引。為了消除放大電路放大的雜波影響，考慮到單調(diào)諧放大器的帶寬，在放大電路后設計了一個二級LC窄帶濾波電路，在保證輸出信號功率的同時，提高了輸出信號的頻譜純度。

3　振蕩電路的ADS仿真

在設計時，借助仿真工具，不僅可以預測電路的性能，還能減少實際調(diào)試環(huán)節(jié)，大幅度縮短產(chǎn)品研發(fā)周期，從而提高設計效率。

在利用ADS仿真晶體振蕩器時，首先要確定晶體是否起振，已知反饋型振蕩器起振條件是增益大于1，相位等于0。因此，我們可以利用S11參數(shù)判斷，利用OscTest仿真得到如下S11圓圖。

由圖2可以看出，該振蕩電路存在起振點。確定電路正常起振后，我們接下來進行相位噪聲的仿真。采用諧波平衡仿真的方法［12-13］，利用OscPort對晶振電路進行相位噪聲的仿真，將輸出端標記為Vout，根據(jù)前面對短期穩(wěn)定度影響因素的分析，初步設置電路參數(shù)，運行仿真后，再根據(jù)仿真結果微調(diào)電路參數(shù)，直到達到理想的結果后保存，最終我們仿真得到如圖3所示的相位噪聲曲線，圖4和圖5分別是仿真得到的輸出信號的波形圖和頻譜圖。

圖2　起振點的S11圓圖

圖3　相位噪聲仿真曲線

圖4　輸出信號的波形圖

圖5　輸出信號的頻譜圖

由仿真結果可以看出，該振蕩電路可以正常起振，并且具有很低的相位噪聲，可以用來指導實際電路的設計。

4　測試結果分析

根據(jù)仿真得到的電路參數(shù)，我們最終制作出10 MHz恒溫晶振的樣品，體積為36 mm×27 mm×16 mm，如圖6所示。

圖6　實物圖片

4.1相位噪聲測試結果

制作出樣品以后，通過使用Agilent 5052B信號源分析儀對該樣品進行實際測試，我們得到圖7所示測試結果。

圖7　相位噪聲實測曲線

由實際測試結果可以看出，該晶體振蕩器的相位噪聲為-108 dBc/Hz@1 Hz，-126 dBc/Hz@10 Hz，-145dBc/Hz@100 Hz，-153 dBc/Hz@1 kHz，-155 dBc/Hz@10 kHz，與仿真結果幾乎一致。該指標在晶振領域內(nèi)達到了比較高的相位噪聲水平。

4.2阿倫方差測試結果

由實際阿倫方差測試曲線可以看出，該晶體振蕩器在1 s處的短期穩(wěn)定度可以達到1.1×10-12，具有很好的頻率穩(wěn)定特性，可以作為穩(wěn)定的頻率信號源廣泛應用于對頻率穩(wěn)定度要求較高的場合。

圖8　阿倫方差實測曲線

5　結論

從本文設計結果可以得出，通過合理設置振蕩晶體管的集電極電流和晶體的激勵電流，保證晶體電流的恒定，并在電路設計過程中盡可能的降低晶體管的閃變噪聲，可以很好的改善晶體振蕩器的短期頻率穩(wěn)定度。

［1］譚峰，黃顯核，黎敏強，等.基于Leeson模型的晶體振蕩器相位噪聲的研究［J］.電子器件，2005，28（4）：756-759.

［2］Driscoll M M.Modeling Phase Noise in Multifunction Subassem-Blies［J］.IEEE Trans Ultrason Ferroelectr Freq Control，2012，59 （3）：373-381.

［3］Leeson D B.A Simple Model of Feedback Oscillator Noises Spec-Trum［J］.Proc IEEE，1966，54（2）：329-330.

［4］Poddar A K，Rohde U L，Apte A M.How Low Can They Go？Os?cillator Phase Noise Model，Theoretical，Experimental Validation，and Phase Noise Measurements［J］.IEEE Microw Mag，2013，14 （6）：50-72.

［5］趙聲衡，趙英.晶體振蕩器［M］.北京：科學出版社，2008：70-86.

［6］趙聲衡.石英晶體振蕩器［M］.長沙：湖南大學出版社，1997：270-276.

［7］Rubiola E，Giordano V.On the 1/F Frequency Noise in Ultra-Sta?ble Quartz Oscillators［J］.IEEE Trans Ultrason Ferroelectr Freq Control，2007，54（1）：15-22.

［8］Besson R J，Boy J J，Mourey M，et al.Phase Noise Limitation Due To Amplitude Frequency Effects In State-Of-The-Art Quartz Oscil?lators［C］//Proc IEEE Int Freq Control Symp，1996：839-843.

［9］Huang Xianhe，F(xiàn)u Wei，Chen Pingping.Physical Model of Phase Noise in Feedback Oscillator［C］//Proc IEEE Int Freq Control Symp，2013：952-955.

［10］Vorokhovsky Y L，Drakhlis B G.High-Stability Quartz Oscillators on Internally-Heated Quartz Resonators with AT and SC Cuts［C］// PPForty-fifth Annual Symposium on Frequency Control，UK：Eletronic Press，2000：423-431.

［11］高益.精密恒溫晶體振蕩器的設計與研制［D］.武漢：華中科技大學，2004：10-22.

［12］馮新宇，寇曉靜.ADS射頻電路設計與仿真入門應用及設計實例［M］.北京：電子工業(yè)出版社，2014：30-58.

［13］Huang Xianhe，Chen Pingping，F(xiàn)u Wei，et al.Prediction，Simula?tion and Verification of the Phase Noise in 80 MHz Low-Phase-Noise Crystal Oscillators［J］.IEEE Trans Ultrason Ferroelectr Freq Control，2015，62（9）：1599-1604.

黎榮林（1963-），男，漢族，河南南陽人，河北博威集成電路有限公司，高級工程師，主要研究方向為頻率控制技術；

陳萍萍（1989-），女，漢族，山東德州人，河北博威集成電路有限公司，助理工程師，主要研究方向為頻率控制技術，chenpingping0aa@163.com；

黎敏強（1980-），男，漢族，廣西貴港人，河北博威集成電路有限公司，高級工程師，主要研究方向為頻率控制技術。

Development of High-Stability Oven Crystal Oscillator

LI Ronglin，CHEN Pingping，LI Minqiang，WANG Xueyan
（Bowei Integrated Circuits Co.Ltd，Shijiazhuang 050051，China）

In order to satisfy the requirements of high stability，a 10 MHz high-stability and low-phase-noise oven crystal oscillator was developed.Based on the analysis of the short term stability of the crystal oscillator，the meth?ods for improving the short term stability were presented.Referring to these methods，a 10 MHz oscillation circuit was designed.Then，with the help of the harmonic balance simulation method，by the way of constantly optimiza?tion，the ideal simulation curve of the phase noise was obtained in ADS.At last，the 10 MHz low-phase-noise crystal oscillator prototype was debugged under the guidance of the simulation results.According to the measured data，the phase noise at 1 Hz offset the carrier frequency is about-108 dBc/Hz and the Allan Deviation at 1 s of the 10 MHz oscillator can reach about 1.1×10-12，which means that this 10 MHz oscillator has much higher stability.

oven crystal oscillator；short term stability；harmonic balance simulation；Allan deviation；phase noise

TN753.9

A

1005-9490（2016）02-0329-05

EEACC：1230B10.3969/j.issn.1005-9490.2016.02.017

2015-10-19修改日期：2015-11-24