數(shù)字電子技術(shù)EDA實(shí)驗(yàn)教學(xué)平臺(tái)的實(shí)現(xiàn)

張 敏　李 昂　馬秀娟　陳澤楠　宋立眾

哈爾濱工業(yè)大學(xué)（威海）　山東威?！?64209

數(shù)字電子技術(shù)EDA實(shí)驗(yàn)教學(xué)平臺(tái)的實(shí)現(xiàn)

張 敏李 昂馬秀娟陳澤楠宋立眾

哈爾濱工業(yè)大學(xué)（威海）山東威海264209

數(shù)字電子技術(shù)EDA實(shí)驗(yàn)需要緊密聯(lián)系課程內(nèi)容且易于學(xué)生掌握的實(shí)驗(yàn)教學(xué)平臺(tái)。闡述了如何進(jìn)行EDA實(shí)驗(yàn)平臺(tái)的建設(shè)這一過程，實(shí)驗(yàn)平臺(tái)包括實(shí)驗(yàn)箱和實(shí)驗(yàn)案例兩個(gè)部分。EDA實(shí)驗(yàn)箱基于XC6SLX9芯片構(gòu)建。該實(shí)驗(yàn)箱包括16個(gè)LED、16個(gè)按鍵、8個(gè)撥碼開關(guān)、8個(gè)數(shù)碼管等多種外設(shè)。同時(shí)配套實(shí)驗(yàn)案例層次化，使得初學(xué)者能在較短的時(shí)間之內(nèi)，對FPGA形成較為全面的認(rèn)識(shí)，并掌握數(shù)字電路的基本原理與開發(fā)；該實(shí)驗(yàn)箱成本低、教學(xué)案例針對數(shù)電電子技術(shù)教學(xué)。

EDA，F(xiàn)PGA實(shí)驗(yàn)箱；數(shù)字電子技術(shù)；XC6SLX9

目前的數(shù)字電路實(shí)驗(yàn)室采用分立元件實(shí)驗(yàn)箱和EDA實(shí)驗(yàn)箱進(jìn)行數(shù)電實(shí)驗(yàn)。這種實(shí)驗(yàn)教學(xué)模式的主要缺陷包括：EDA實(shí)驗(yàn)箱復(fù)雜、短時(shí)間難以掌握其使用方法、EDA實(shí)驗(yàn)箱沒有針對數(shù)字電路課程特點(diǎn)而設(shè)計(jì)，實(shí)驗(yàn)案例沒有突出數(shù)字電子技術(shù)知識(shí)點(diǎn)。實(shí)驗(yàn)箱要能對數(shù)字電子技術(shù)實(shí)驗(yàn)中的教學(xué)內(nèi)容進(jìn)行驗(yàn)證，同時(shí)能進(jìn)行較復(fù)雜的課程設(shè)計(jì)［1］。

通過EDA技術(shù)學(xué)習(xí)數(shù)字電子技術(shù)是很重要的。本文所介紹的平臺(tái)采用美國賽靈思公司的XC6SLX9芯片自行設(shè)計(jì)了一塊FPGA開發(fā)系統(tǒng)，包括最小系統(tǒng)及其外圍電路模塊，并編制了跑馬燈、按鍵掃描、數(shù)碼管顯示、蜂鳴器、VGA接口等一系列程序，便于學(xué)生和工程技術(shù)人員學(xué)習(xí)和掌握 FPGA 的使用與開發(fā)技術(shù)。

1　需求分析

EDA實(shí)驗(yàn)箱結(jié)構(gòu)越簡單越好，以減少掌握EDA實(shí)驗(yàn)箱操作花費(fèi)的時(shí)間；實(shí)驗(yàn)案例必須能夠表現(xiàn)數(shù)字電子技術(shù)有關(guān)組合電路和時(shí)序電路的設(shè)計(jì)原理；實(shí)驗(yàn)現(xiàn)象必須直觀和明顯，能夠以光和聲音的形式進(jìn)行展示數(shù)字電子技術(shù)原理。

EDA教學(xué)平臺(tái)研發(fā)工作由實(shí)驗(yàn)箱和配套實(shí)驗(yàn)案例設(shè)計(jì)兩部分工作展開，該系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1　教學(xué)平臺(tái)組成

2　實(shí)驗(yàn)箱設(shè)計(jì)

實(shí)驗(yàn)箱由賽靈思公司的XC6SLX9芯片核心板再加上外圍電路而構(gòu)成，為了讓實(shí)驗(yàn)現(xiàn)象便于表現(xiàn)，加入了大量的人機(jī)接口電路（如圖2所示）?？梢钥闯鯢PGA外圍包括了聲、光、溫度、上位機(jī)等接口電路，主要包括以下硬件資源：16個(gè)LED、16個(gè)按鍵、8個(gè)八段數(shù)碼管、蜂鳴器、VGA接口、串口、溫度傳感器［2］。

圖2　電路系統(tǒng)組成

2.1XC6SLX9核心板組成

核心板由電源電路、時(shí)鐘電路、下載電路、XC6SLX9芯片四部分組成。

2.1.1電源電路

通過電壓轉(zhuǎn)換芯片AMS1117將輸入電壓轉(zhuǎn)換后得到內(nèi)核工作電壓1.2 V、外部I/O電壓3.3 V。具體電路如下圖3所示。其中電容C25，C26和C30，C31則主要是對電源進(jìn)行濾波。

圖3　電源電路

2.1.2時(shí)鐘電路

時(shí)鐘產(chǎn)生電路如圖4所示，時(shí)鐘為50 MHz。

圖4　時(shí)鐘產(chǎn)生電路

2.1.3下載電路

配置ROM芯片采用XCF04SVO20C，其存儲(chǔ)容量為128 M?？刂菩盘?hào)用4.7 k電阻上拉以提高電路的驅(qū)動(dòng)能力。圖5為配置電路。

圖5　配置電路

2.1.4XC6SLX9芯片

賽靈思公司的XC6SLX9芯片作為核心處理芯片，該芯片具有性價(jià)比高的優(yōu)點(diǎn)。

2.2數(shù)碼管電路

數(shù)碼管電路圖如圖6所示，電路板上使用了四個(gè)共陰數(shù)碼管。8個(gè)段選和4個(gè)位選引腳連接到FPGA的I/O引腳。從電路圖中可知：數(shù)碼管8個(gè)段同時(shí)點(diǎn)亮?xí)r，電流大約40～80 mA，需要NPN型三極管對FPGA管腳信號(hào)進(jìn)行驅(qū)動(dòng)。

圖6　數(shù)碼管電路

2.3按鍵電路

電路如圖7所示，16個(gè)按鍵的一端連接在一起接地，另一端上拉接3.3 V電壓。當(dāng)按鍵開關(guān)不按時(shí)FPGA的I/O口為高電平，當(dāng)按下時(shí)，I/O口為低電平。

圖7　數(shù)碼管電路

2.4蜂鳴器電路設(shè)計(jì)

蜂鳴器驅(qū)動(dòng)電路如圖8所示，蜂鳴器的一端連接3.3 V的電源，另一端連接到NPN型三極管的驅(qū)動(dòng)，這樣FPGA的I/O管腳向蜂鳴器發(fā)送一定頻率的方波可以使蜂鳴器發(fā)出相應(yīng)的音調(diào)。

圖8　蜂鳴器驅(qū)動(dòng)電路

2.5VGA接口電路

VGA接口的1腳、2腳以及3腳分別和紅、綠、藍(lán)3條控制線相連，分別串聯(lián)電阻后連到FPGA的I/O口上，可以顯示8種顏色。3腳、4腳、13腳、14腳以及15腳接地，6腳和7腳分別接VGAHS和VGAVS，分別控制著VGA顯示器的水平掃描和垂直掃描信號(hào)。電路如圖9所示。

圖8　VGA接口電路

2.6實(shí)驗(yàn)平臺(tái)展示

整個(gè)實(shí)驗(yàn)平臺(tái)由計(jì)算機(jī)、下載器、殼體、開發(fā)板組成［3］。賽靈思ISE開發(fā)軟件使用版本為14.2。如圖9所示。其中開發(fā)板如圖10所示。

圖9　實(shí)驗(yàn)平臺(tái)組成

圖10　外圍電路模塊實(shí)物圖

3　實(shí)驗(yàn)案例的建設(shè)

案例分為3種教學(xué)層次：（1）演示驗(yàn)證實(shí)驗(yàn)；（2）設(shè)計(jì)性實(shí)驗(yàn)；（3）創(chuàng)新性實(shí)驗(yàn)。每個(gè)層次的難度逐漸增大，實(shí)驗(yàn)內(nèi)容圖表1所示。

表1　實(shí)驗(yàn)開設(shè)的明細(xì)

整體實(shí)驗(yàn)案例難度循序漸進(jìn)，其中演示驗(yàn)證實(shí)驗(yàn)主要包容軟件使用和數(shù)字電子技術(shù)中基本原理。實(shí)驗(yàn)案例使用賽靈思ISE軟件進(jìn)行在線編程、調(diào)試。主要讓學(xué)生掌握以下幾個(gè)工程設(shè)計(jì)流程：輸入、綜合、實(shí)現(xiàn)、仿真、下載。其中賽靈思ISE可結(jié)合第三方軟件進(jìn)行仿真，常用的工具如ModelSim和測試激勵(lì)生成器HDL Bencher ，Synopsys公司的VCS等。下載即編程在賽靈思ISE中對應(yīng)的工具是iMPACT。數(shù)字電子原理主要包括組合電路設(shè)計(jì)、時(shí)序電路設(shè)計(jì)、存儲(chǔ)器設(shè)計(jì)等部分知識(shí)點(diǎn)［4］。

設(shè)計(jì)型實(shí)驗(yàn)主要讓學(xué)生根據(jù)數(shù)字電路原理去設(shè)計(jì)和使用外圍接口，比如LED、按鍵、蜂鳴器、溫度傳感器、串口、VGA接口等等資源。如跑馬燈實(shí)驗(yàn)是利用設(shè)計(jì)的計(jì)數(shù)器，實(shí)現(xiàn)跑馬燈的效果，燈流動(dòng)的快慢編程調(diào)節(jié)；八段數(shù)碼管顯示實(shí)驗(yàn)讓學(xué)習(xí)者了解數(shù)碼管動(dòng)態(tài)顯示的方法；蜂鳴器實(shí)驗(yàn)讓學(xué)生學(xué)習(xí)如何向蜂鳴器發(fā)送一定頻率的方波可以使蜂鳴器發(fā)出相應(yīng)的音調(diào)，可以用程序編寫出一段音樂來。VGA 顯示實(shí)驗(yàn)通過 VGA接口顯示特定的字符和圖形［5］。

創(chuàng)新型實(shí)驗(yàn)主要針對比較拔尖的學(xué)生和課程設(shè)計(jì)開設(shè)，鍛煉學(xué)生對學(xué)生的綜合應(yīng)用能力，同時(shí)鼓勵(lì)學(xué)生進(jìn)行功能創(chuàng)新。

4　結(jié)束語

該EDA教學(xué)平臺(tái)以如何設(shè)置數(shù)電實(shí)驗(yàn)課程內(nèi)容才能最大程度的培養(yǎng)學(xué)生實(shí)踐水平而展開。其主要優(yōu)點(diǎn)包括以下幾方面。

（1）層次化的實(shí)驗(yàn)內(nèi)容構(gòu)建、自主開放的實(shí)驗(yàn)管理模式，鼓勵(lì)創(chuàng)新的實(shí)驗(yàn)考核方式，工程化、實(shí)踐化的教學(xué)環(huán)節(jié)，多門課程實(shí)驗(yàn)綜合應(yīng)用，實(shí)現(xiàn)方法的多樣性，采用啟發(fā)式教學(xué)方法激勵(lì)學(xué)生自主學(xué)習(xí)。

（2）實(shí)驗(yàn)方法新穎、內(nèi)容與社會(huì)需求一致，實(shí)驗(yàn)教學(xué)內(nèi)容聯(lián)系課本、實(shí)際授課、社會(huì)需求三個(gè)方面確定，實(shí)驗(yàn)通用性好，節(jié)約成本，該實(shí)驗(yàn)?zāi)Ｊ郊瓤梢赃M(jìn)行硬件教學(xué)，也可以進(jìn)行仿真教學(xué)。

（3）實(shí)驗(yàn)內(nèi)容采用貫穿化、層次化、彈性化教學(xué)，數(shù)字電路實(shí)驗(yàn)用到了多種軟件和多種硬件，實(shí)驗(yàn)內(nèi)容可進(jìn)行選擇。為了滿足各種需求，實(shí)驗(yàn)分為四個(gè)層次：演示驗(yàn)證性實(shí)驗(yàn)、設(shè)計(jì)性實(shí)驗(yàn)、綜合應(yīng)用類實(shí)驗(yàn)、科技創(chuàng)新類實(shí)驗(yàn)。

［1］ 楊海鋼，孫嘉斌，王慰.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述［J］.電子與信息學(xué)報(bào)，2010（3）：714-727.

［2］ 段有艷.基于Xilinx ISE軟件平臺(tái)用VHDL實(shí)現(xiàn)FPGA電路設(shè)計(jì)［J］.昆明冶金高等專科學(xué)校報(bào)，2006（3）：76-80.

［3］ 于東陽，蘇彬.基于Xilinx ISE平臺(tái)的FPGA電路設(shè)計(jì)［J］.微處理機(jī)，2012（2）：5-7.

［4］ 蘇玉萍.《數(shù)字電子技術(shù)》實(shí)驗(yàn)教學(xué)改革探析［J］.實(shí)驗(yàn)科學(xué)與技術(shù)，2013（3）：81-83.

［5］ 萬毅，《數(shù)字電子技術(shù)》實(shí)踐教學(xué)評(píng)價(jià)體系和評(píng)價(jià)方法的研究［J］.實(shí)驗(yàn)科學(xué)與技術(shù)，2013（5）：122-124，143.

The Establishment of a Throughout and Hierarchical Teaching Mode for Digital Electronic Technology Experiment

Zhang Min， Li Ang， Ma Xiujuan， Chen Zenan， Song Lizhong
Harbin Institute of Technology （WeiHai） ， WeiHai， 264209， China

For the EDA experiment of Digital Electronic Technology， an experimental teaching platform liked closely to course content and easier to use by students is significant. This thesis presents the construction of the EDA experimental platform， which consists of experimental box and experimental case. The EDA experimental box， based on the XC6SLX9 chip， is equipped with peripherals including 16 LEDs， 16 push-buttons， 8 dip switches and 8 Nixie tubes at low cost. As for the supporting experimental case， it is designed for the Digital Electronic Technology teaching specifcally and hierarchically， thus enabling students to fully understand the FPGA and the basic knowledge and development of digit circuits in a short time.

EDA ， FPGA experimental box； digital electronic technology； XC6SLX9

2016-03-18

張敏，碩士，高級(jí)工程師。

2015-2016年哈爾濱工業(yè)大學(xué)（威海）校級(jí)研究項(xiàng)目（編號(hào)：ITDA10002102）。